Xilinx ISE Design Suite 10.x FPGA开发指南 逻辑设计篇PDF|Epub|txt|kindle电子书版本网盘下载

Xilinx ISE Design Suite 10.x FPGA开发指南 逻辑设计篇PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 FPGA开发基础知识1

1.1　可编程逻辑器件基础1

1.1.1　可编程逻辑器件概述1

1.1.2　可编程逻辑器件的发展历史1

1.1.3　可编程逻辑器件开发工具2

1.2 FPGA器件的基础知识3

1.2.1 FPGA芯片的基本工作原理3

1.2.2 Xilinx FPGA的基本架构4

1.2.3　典型的FPGA开发流程8

1.2.4　基于FPGA的SoC设计方法10

1.2.5　FPGA芯片与设计的性能指标11

1.3 本章小结12

第2章 Xilinx FPGA资源简介13

2.1 Xilinx最新FPGA13

2.1.1 高端平台Virtex 5系列13

2.1.2 中低端平台Spartan 3E系列24

2.2 Xilinx主流芯片介绍26

2.2.1 Xilinx FPGA芯片介绍26

2.2.2 Xilinx PROM芯片介绍32

2.2.3　Xilinx芯片的选型33

2.3 Xilinx FPGA的开发资源34

2.3.1 Xilinx FPGA在通信领域中的解决方案34

2.3.2 Xilinx FPGA在汽车电子领域中的解决方案36

2.3.3 Xilinx FPGA在工业／科学／医疗领域中的解决方案37

2.3.4 Xilinx FPGA在宇航和国防领域中的解决方案37

2.3.5 Xilinx FPGA在其他领域中的解决方案38

2.4 Xilinx FPGA的电子文档资源38

2.4.1 Xilinx官方文档分类38

2.4.2 ISE软件自带文档39

2.4.3 Xilinx电子文档资源的搜索技巧40

2.4.4 FPGA设计人员的进阶路线42

2.5 Xilinx FPGA芯片管脚解读43

2.5.1 FPGA芯片的封装形式43

2.5.2 FPGA芯片的管脚介绍45

2.5.3 FPGA芯片管脚的分配策略49

2.6　本章小结49

第3章 新一代开发工具ISE Design Suite 10.151

3.1　ISE Design Suite 10.1简介51

3.1.1 ISE Design Suite 10.1综述51

3.1.2 ISE Design Suite 10.1的创新特性51

3.2 ISE Design Suite 10.1主要组件53

3.2.1 ISE Foundation53

3.2.2 EDK开发工具55

3.2.3 DSP工具55

3.2.4 ChipScope Pro56

3.2.5 PlanAhead56

3.3　本章小结57

第4章 ISE Foundation基本组件59

4.1 ISE Foundation的介绍与安装59

4.1.1 ISE Foundation简要介绍59

4.1.2 ISE软件的安装59

4.1.3 ISE软件的基本操作62

4.1.4　ISE软件的开发操作流程66

4.2　基于ISE的工程建立与设计输入67

4.2.1 新建工程67

4.2.2　HDL代码输入68

4.2.3　状态机的输入与验证70

4.2.4　原理图输入法78

4.2.5　代码模板的使用80

4.2.6　Xilinx IP Core的使用81

4.3　基于ISE的仿真86

4.3.1　基于波形测试法的仿真86

4.3.2　基于HDL测试代码的仿真89

4.4　基于ISE的综合与实现90

4.4.1　基于Xilinx XST的综合91

4.4.2　基于ISE的实现96

4.4.3　基于目标和用户策略的设计方法104

4.4.4　基于SmartXplorer/Xplorer的实现技术107

4.4.5　基于SmartCompile的设计保存技术112

4.5　用户约束文件116

4.5.1 约束文件的基本知识117

4.5.2 UCF文件的语法说明117

4.5.3　管脚和区域约束语法118

4.5.4　时序约束语法120

4.6　管脚和区域约束工具Floorplan Editor124

4.6.1 Floorplan Editor功能简介125

4.6.2　利用PACE完成管脚分配125

4.6.3　使用Floorplan Editor完成管脚分配和区域约束127

4.6.4　Floorplan Editor的其他功能129

4.7　时序约束工具Constraints Editor132

4.7.1 Constraints Editor功能简介132

4.7.2　利用Constraints Editor添加时序约束134

4.7.3 利用Constraints Editor添加分组约束139

4.7.4　利用Constraints Editor添加专用约束140

4.8　基于ISE的器件配置141

4.8.1 FPGA配置电路141

4.8.2 iMPACT参数设置145

4.8.3 配置FPGA器件150

4.8.4　配置PROM器件153

4.9　本章小结158

第5章 ISE Foundation高级组件159

5.1　在线逻辑分析仪ChipScope Pro159

5.1.1 ChipScope Pro工具简介159

5.1.2 ChipScope Core Generator使用说明162

5.1.3 ChipScope Core Inserter使用说明167

5.1.4 ChipScope Core Analyzer使用说明172

5.1.5 ChipScope Pro Serial I/O Toolkit使用说明175

5.1.6 ChipScope Pro应用实例186

5.2　平面布局规划器PlanAhead192

5.2.1 PlanAhead 10.1的安装及新特性193

5.2.2 PlanAhead设计流程194

5.2.3　利用PinAhead进行I/O引脚规划199

5.2.4　使用ExploreAhead优化实现结果207

5.3　时序分析器Timing Analyzer213

5.3.1　时序分析基础213

5.3.2　Xilinx FPGA中的时钟资源220

5.3.3　ISE时序分析器的软件操作224

5.3.4 Timing Analyzer应用实例237

5.4　布局规划器Floorplanner238

5.4.1 Floorplanner简介238

5.4.2 Floorplanner软件操作240

5.4.3 Floorplanner应用实例248

5.5　底层编辑器FPGA Editor250

5.5.1 FPGA Editor简介250

5.5.2 FPGA Editor软件操作251

5.5.3 FPGA Editor应用实例262

5.6　功耗分析工具XPower264

5.6.1　功耗分析简介264

5.6.2 XPower估计器265

5.6.3 XPower分析器269

5.6.4　低功耗设计技术275

5.6.5　XPower分析器应用实例277

5.7　本章小结278

第6章　ISE与第三方软件279

6.1 ModelSim仿真软件的使用279

6.1.1 ModelSim仿真软件的安装279

6.1.2　在ModelSim中指定Xilinx的仿真库281

6.1.3　ModelSim的基本操作282

6.1.4　ModelSim的高级操作284

6.2　综合工具Synplify Pro296

6.2.1 Synplify Pro综合软件的安装296

6.2.2 Synplify Pro的使用297

6.3 ISE与MATLAB的联合使用302

6.3.1 利用MATLAB辅助FPGA的逻辑设计303

6.3.2 利用MATLAB完成DSP系统开发304

6.3.3 利用MATLAB自动生成滤波器代码306

6.4　本章小结309

第7章 FPGA底层单元与逻辑开发实例311

7.1 FPGA底层单元开发311

7.1.1 Xilinx全局时钟网络的使用311

7.1.2 DCM模块的使用312

7.1.3 Xilinx内嵌块存储器的使用320

7.1.4　硬核乘加器DSP48的使用330

7.2 FPGA常用IP Core使用实例338

7.2.1 Cordic算法IP Core的使用338

7.2.2 FFT算法IP Core的使用344

7.2.3 FIR滤波器IP Core的使用356

7.3 开发实例——LMS算法的Verilog实现370

7.3.1 LMS算法的原理370

7.3.2 LMS算法的MATLAB实现373

7.3.3 LMS算法的FPGA实现375

7.3.4 LMS算法的软件调试385

7.4　本章小结391

附录　Verilog HDL语言基础393

参考文献409