图书介绍
现代半导体集成电路PDF|Epub|txt|kindle电子书版本网盘下载
![现代半导体集成电路](https://www.shukui.net/cover/54/31247614.jpg)
- 杨银堂,朱樟明,刘帘曦编著 著
- 出版社: 北京:电子工业出版社
- ISBN:9787121082542
- 出版时间:2009
- 标注页数:255页
- 文件大小:59MB
- 文件页数:271页
- 主题词:半导体集成电路-集成电路工艺-高等学校-教材
PDF下载
下载说明
现代半导体集成电路PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台)。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用!后期资源热门了。安装了迅雷也可以迅雷进行下载!
(文件页数 要大于 标注页数,上中下等多册电子书除外)
注意:本站所有压缩包均有解压码: 点击下载压缩包解压工具
图书目录
第1章 集成电路器件与模型1
1.1 PN结与二极管1
半导体与PN结1
PN结二极管基本原理1
集成化的肖特基势垒二极管3
1.2 MOS晶体管及模型4
MOS晶体管基本工作原理4
MOS晶体管大信号模型及体效应6
MOS晶体管小信号模型8
NMOS晶体管的亚阈值特性9
MOS晶体管的短沟道效应10
1.3双极型晶体管及模型11
Bipolar晶体管基本工作原理11
Bipolar晶体管大信号模型14
Bipolar晶体管小信号模型14
1.4集成电路无源元件16
CMOS集成电容17
CMOS集成电阻18
1.5 MOS Spice器件模型19
Spice Level1模型19
Spice Leve12模型21
Spice Leve13模型21
Spice BSIM3V3模型22
习题一22
第2章 集成电路制造技术24
2.1集成电路基本制造技术24
硅晶圆的制造24
氧化技术25
扩散与离子注入25
2.2基本CMOS工艺与器件结构26
基本n阱/双阱CMOS工艺步骤26
CMOS版图设计规则28
2.3基本Bipolar工艺与器件结构29
PN结隔离与基本工序步骤29
Bipolar版图设计规则31
Bipolar工艺的光刻版次31
2.4基本BiCMOS工艺32
以CMOS工艺为基础的BiCMOS工艺32
以Bipolar工艺为基础的BiCMOS工艺34
典型的BiCMOS的光刻版次34
习题二35
第3章 晶体管—晶体管逻辑(TTL)电路36
3.1六管单元TTL与非门37
工作原理37
电压传输特性41
瞬态特性41
电路特点44
3.2 STTL和LSTTL电路44
STTL电路44
LSTTL电路46
3.3 TTL门电路逻辑扩展47
3.4简化逻辑门50
简化逻辑门50
单管逻辑门50
习题三54
第4章 发射极耦合逻辑与集成注入逻辑电路56
4.1 ECL电路56
基本工作原理56
射极耦合电流开关57
射极输出器57
参考电压源58
ECL逻辑扩展59
4.2 I 2L电路61
I 2L电路单元工作原理61
I 2L电路特性分析63
I 2L电路逻辑组合65
I 2L与TTL之间的接口电路66
4.3 ECL和I2 L工艺与版图设计69
ECL电路工艺与版图设计69
I 2L电路工艺与版图设计69
习题四71
第5章 双极模拟集成电路73
5.1 Bipolar基本放大器73
Darlington放大器73
双极差分放大器74
5.2 Bipolar基本模拟电路单元79
恒流源79
有源负载82
基准源电路83
5.3 Bipolar输出级电路87
射极跟随器输出电路87
AB类输出电路90
5.4 Bipolar运算放大器(μA741)92
习题五94
第6章 CMOS基本逻辑电路96
6.1 CMOS逻辑门电路96
CMOS反相器96
CMOS门电路99
CMOS组合逻辑电路101
6.2 CMOS传输门逻辑105
CMOS传输门105
CMOS传输门逻辑电路106
6.3 CMOS触发器107
CMOS RS触发器108
CMOS D触发器109
6.4 CMOS多米诺逻辑110
6.5 CMOS施密特触发器112
习题六113
第7章 CMOS数字电路子系统114
7.1 CMOS二进制加法器114
串行进位加法器115
超前进位加法器116
7.2 CMOS移位寄存器118
7.3 CMOS数字乘法器119
乘法器的运算原理119
并行乘法器119
流水线乘法器120
飞速乘法器121
7.4 CMOS算术逻辑单元(ALU)122
习题七123
第8章 现代半导体存储器124
8.1存储器的结构125
8.2掩模编程只读存储器(MaskROM)126
8.3可编程只读存储器(PROM)127
8.4可擦除可编程存储器(EPROM)128
8.5电可擦除可编程存储器(E2 PROM)128
8.6闪速存储器(Flash Memory)130
闪速存储器的结构及工作原理131
闪速存储器的可靠性问题134
深亚微米闪速存储器技术134
8.7 ROM的存取时间135
8.8静态随机存取存储器存储器135
SRAM存储单元结构及工作原理136
存储单元的主要参数137
8.9动态随机存取存储器(DRAM)138
DRAM的结构和基本原理138
DRAM的主要制造技术139
采用不同技术的DRAM140
习题八142
第9章 CMOS基本模拟电路143
9.1 CMOS基本模拟电路单元143
MOS模拟开关143
有源电阻145
电流沉和电流源电路146
电流镜电路147
9.2 CMOS基本模拟放大器148
共源放大器148
共漏放大器149
共栅放大器150
Cascode放大器151
9.3 CMOS差分放大器152
CMOS差分放大器的大信号特性152
CMOS差分放大器的小信号特性155
9.4 CMOS基准电压源和电流源156
简单基准源156
VT基准源157
带隙基准源158
习题九159
第10章 CMOS运算放大器161
10.1两级运算放大器161
两级CMOS运放的基本电路结构161
两级CMOS运放电路的补偿162
两级运算放大器的设计方法164
10.2高速CMOS运算放大器167
套筒式共源共栅运放结构167
折叠式共源共栅运放结构169
单级运放结构171
设计举例171
10.3 Rail-to-Rail CMOS运算放大器173
Rail-to-Rail输入级173
恒跨导Rail-to-Rail输入级174
Rail-to-Rail输出级设计174
设计举例177
习题十179
第11章 CMOS开关电容电路180
11.1 CMOS开关电容等效电阻180
并联型SC等效电阻电路180
其他SC等效电阻电路181
11.2 CMOS开关电容积分器电路182
11.3 CMOS开关电容滤波器182
滤波器工作原理183
开关电容滤波器设计方法183
一阶低通滤波器184
双二阶滤波器184
CMOS开关电容滤波器设计中应考虑部分实际因素186
习题十一186
第12章 CMOS数据转换器188
12.1 CMOS数据转换器的主要性能指标188
理想D/A转换器188
理想A/D转换器189
微分非线性误差(DNL)和积分非线性误差(INL)190
无杂波动态范围(SFDR)191
信号噪声比(SNR)191
谐波失真(HDk)191
总谐波失真(THD)191
信号噪声失调比(SNDR)192
有效位数(ENOB)192
有效分辨带宽(ERB)192
12.2 Nyquist CMOS数模转换器192
电阻分压型D/A转换器193
R-2R电流权重型D/A转换器193
权电容型D/A转换器194
电荷重分配型D/A转换器195
流水线D/A转换器196
12.3 Nyquist CMOS模数转换器197
并行A/D转换器197
两步式A/D转换器199
内插式A/D转换器200
折叠式A/D转换器201
流水线Pipeline A/D转换器202
逐次逼近式A/D转换器203
12.4 CMOS数据转换器的测试初步204
静态参数测试204
频域参数测试205
习题十二207
第13章 CMOS锁相环(PLL)208
13.1 PLL技术基础208
不同频率信号的相位关系209
捕获过程210
锁定过程211
13.2电荷泵PLL211
电荷泵锁相环的工作原理211
鉴频鉴相器的模型212
电荷泵和环路低通滤波器的数学模型213
压控振荡器的数学模型214
锁相环的系统数学模型215
13.3 PLL的非理想效应216
PFD/CP的非理想效应216
锁相环中的抖动216
13.4数字PLL217
数字锁相环基本原理217
N先于M滤波器218
习题十三219
第14章 集成电路版图设计220
14.1集成电路版图设计基础220
集成电路版图设计方法220
集成电路版图设计流程221
14.2 Bipolar集成电路版图设计222
Bipolar集成电路版图设计过程222
集成化Bipolar晶体管版图设计223
14.3 CMOS集成电路版图设计224
CMOS集成电路版图设计过程224
CMOS集成电路版图设计举例226
混合信号CMOS集成电路版图设计注意事项230
习题十四230
第15章 集成电路可靠性设计与可测性设计231
15.1集成电路可靠性设计231
集成电路可靠性231
集成电路设计中提高可靠性的措施232
集成电路的版图设计中提高可靠性的措施236
15.2集成电路可测性设计237
故障模型 (Fault Model)237
测试向量的产生239
集成电路边界扫描技术和标准——IEEE 1149.1240
习题十五242
第16章 片上系统(SoC)设计初步243
16.1 SoC设计方法学243
软硬件协同设计技术243
IP核设计技术245
超深亚微米集成电路设计技术245
16.2混合信号硬件描述语言Verilog—AMS246
模拟硬件描述语言Verilog—AMS246
基于Verilog—A的模拟电路行为模型247
基于Verilog—AMS的混合电路系统仿真249
16.3 SoC仿真技术250
16.4 SoC验证方法252
习题十六254
参考文献255