Xilinx FPGA数字信号处理系统设计指南 从HDL、Simulink到HLS的实现PDF|Epub|txt|kindle电子书版本网盘下载

Xilinx FPGA数字信号处理系统设计指南 从HDL、Simulink到HLS的实现PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一篇 数字信号处理系统的组成和实现方法2

第1章 信号处理理论基础2

1.1信号定义和分类2

1.2信号增益与衰减3

1.3信号失真与测量3

1.3.1放大器失真3

1.3.2信号谐波失真4

1.3.3谐波失真测量5

1.4噪声及其处理方法5

1.4.1噪声的定义和表示5

1.4.2固有噪声电平6

1.4.3噪声/失真链6

1.4.4信噪比定义和表示7

1.4.5信号的提取方法8

1.5模拟信号及其处理方法8

1.5.1模拟I/O信号的处理8

1.5.2模拟通信信号的处理9

1.6数字信号处理的关键问题9

1.6.1数字信号处理系统结构9

1.6.2信号调理的方法10

1.6.3模数转换器（ADC）及量化效应15

1.6.4数模转换器（DAC）及信号重建20

1.6.5 SFDR的定义和测量23

1.7通信信号软件处理方法23

1.7.1软件无线电的定义24

1.7.2中频软件无线电实现24

1.7.3信道化处理25

1.7.4基站软件无线电接收机25

1.7.5 SR采样技术26

1.7.6直接数字下变频27

1.7.7带通采样失败的解决28

第2章 数字信号处理实现方法30

2.1数字信号处理技术概念30

2.1.1数字信号处理技术的发展30

2.1.2数字信号处理算法的分类32

2.1.3数字信号处理实现方法33

2.2基于DSP的数字信号处理实现方法34

2.2.1 DSP的结构和流水线34

2.2.2 DSP的运行代码和性能36

2.3基于FPGA的数字信号处理实现方法39

2.3.1 FPGA原理39

2.3.2 FPGA的逻辑资源42

2.3.3 FPGA实现数字信号处理的优势61

2.3.4 FPGA的最新发展62

2.4 FPGA执行数字信号处理的一些关键问题63

2.4.1关键路径63

2.4.2流水线66

2.4.3延迟66

2.4.4加法器67

2.4.5乘法器71

2.4.6并行/串行77

2.4.7溢出的处理77

2.5高性能信号处理的难点和技巧79

2.5.1设计目标79

2.5.2实现成本80

2.5.3设计优化80

第3章 数值的表示和运算85

3.1整数的表示方法85

3.1.1二进制原码格式85

3.1.2二进制反码格式86

3.1.3二进制补码格式86

3.2整数加法运算的HDL描述87

3.2.1无符号整数加法运算的HDL描述88

3.2.2有符号整数加法运算的HDL描述89

3.3整数减法运算的HDL描述90

3.3.1无符号整数减法运算的HDL描述91

3.3.2有符号整数减法运算的HDL描述92

3.4整数乘法运算的HDL描述93

3.4.1无符号整数乘法运算的HDL描述93

3.4.2有符号整数乘法运算的HDL描述95

3.5整数除法运算的HDL描述97

3.5.1无符号整数除法运算的HDL描述97

3.5.2有符号整数除法运算的HDL描述98

3.6定点数的表示方法100

3.6.1定点数的格式101

3.6.2定点量化102

3.6.3归一化处理103

3.6.4小数部分截断104

3.6.5一种不同的表示方法——Trounding104

3.6.6定点数运算的HDL描述库105

3.7定点数加法运算的HDL描述106

3.7.1无符号定点数加法运算的HDL描述106

3.7.2有符号定点数加法运算的HDL描述107

3.8定点数减法运算的HDL描述108

3.8.1无符号定点数减法运算的HDL描述108

3.8.2有符号定点数减法运算的HDL描述109

3.9定点数乘法运算的HDL描述110

3.9.1无符号定点数乘法运算的HDL描述110

3.9.2有符号定点数乘法运算的HDL描述111

3.10定点数除法运算的HDL描述111

3.10.1无符号定点数除法运算的HDL描述112

3.10.2有符号定点数除法运算的HDL描述113

3.11浮点数的表示方法114

3.11.1浮点数的格式114

3.11.2浮点数的短指数表示115

3.12浮点数运算的HDL描述116

3.12.1单精度浮点数加法运算的HDL描述117

3.12.2单精度浮点数减法运算的HDL描述117

3.12.3单精度浮点数乘法运算的HDL描述118

3.12.4单精度浮点数除法运算的HDL描述119

第4章 基于FPGA的数字信号处理的基本流程120

4.1 FPGA模型的设计模块120

4.1.1 Xilinx Blockset120

4.1.2 Xilinx Reference Blockset120

4.2配置 System Generator环境121

4.3信号处理模型的构建与实现122

4.3.1信号模型的构建122

4.3.2模型参数的设置126

4.3.3信号处理模型的仿真128

4.3.4生成模型子系统129

4.3.5模型HDL代码的生成130

4.3.6打开生成设计文件并仿真131

4.3.7协同仿真的配置与实现132

4.3.8生成IP核135

4.4编译MATLAB到FPGA137

4.4.1模型的设计原理137

4.4.2系统模型的建立138

4.4.3系统模型的仿真141

4.5高级综合工具HLS概述141

4.5.1 HLS的特性141

4.5.2调度和绑定142

4.5.3提取控制逻辑和I/O端口143

4.6使用HLS实现两个矩阵相乘运算144

4.6.1设计矩阵相乘模型144

4.6.2添加C测试文件146

4.6.3运行和调试C工程147

4.6.4设计综合148

4.6.5查看生成的数据处理图149

4.6.6对设计执行RTL级仿真150

4.6.7设计优化156

4.6.8对优化后的设计执行RTL级仿真158

4.7基于Model Composer的DSP模型构建163

4.7.1 Model Composer工具概述163

4.7.2打开Model Composer工具165

4.7.3创建一个矩阵运算实现模型165

4.7.4修改设计中模块的参数167

4.7.5执行仿真并分析结果168

4.7.6产生输出168

4.8在Model Composer导入C/C＋＋代码作为定制模块172

4.8.1建立C/C＋＋代码172

4.8.2将代码导入Model Composer173

4.8.3将定制库添加到库浏览器中174

第二篇 数字信号处理的基本理论和FPGA实现方法179

第5章 CORDIC算法的原理与实现179

5.1 CORDIC算法原理179

5.1.1圆坐标系旋转179

5.1.2线性坐标系旋转185

5.1.3双曲线坐标系旋转186

5.1.4 CORDIC算法通用表达式187

5.2 CORDIC循环和非循环结构硬件实现原理187

5.2.1 CORDIC循环结构的原理和实现方法187

5.2.2 CORDIC非循环结构的实现原理189

5.2.3实现CORDIC非循环的流水线结构189

5.3向量幅度的计算190

5.4 CORDIC算法的性能分析192

5.4.1迭代次数对精度的影响192

5.4.2总量化误差的确定192

5.4.3近似误差的分析193

5.4.4舍入误差的分析193

5.4.5有效位d eff的估算194

5.4.6预测与仿真194

5.5 CORDIC算法的原理和实现方法195

5.5.1 CORDIC算法的收敛性195

5.5.2 CORDIC象限映射的实现196

5.5.3向量模式下CORDIC迭代的实现197

5.5.4旋转模式下CORDIC迭代的实现200

5.6 CORDIC子系统的设计202

5.6.1 CORDIC单元的设计202

5.6.2参数化CORDIC单元203

5.6.3旋转后标定的实现205

5.6.4旋转后的象限解映射206

5.7圆坐标系算术功能的设计207

5.7.1反正切的实现207

5.7.2正弦和余弦的实现208

5.7.3向量幅度的计算208

5.8流水线技术的CORDIC实现209

5.8.1带有流水线并行阵列的实现209

5.8.2串行结构的实现210

5.8.3比较并行和串行的实现212

5.9向量幅值精度的研究213

5.9.1 CORDIC向量幅度：设计任务213

5.9.2验证计算精度214

第6章 离散傅里叶变换的原理与实现216

6.1模拟周期信号的分析——傅里叶级数216

6.2模拟非周期信号的分析——傅里叶变换223

6.3离散序列的分析——离散傅里叶变换226

6.3.1离散傅里叶变换推导227

6.3.2频率离散化推导227

6.3.3 DFT的窗效应229

6.4短时傅里叶变换236

6.5离散傅里叶变换的运算量237

6.6离散傅里叶算法的模型实现238

6.6.1分析复数乘法的实现方法240

6.6.2分析复数加法的实现方法242

6.6.3运行设计243

第7章 快速傅里叶变换的原理与实现245

7.1快速傅里叶变换的发展245

7.2 Danielson-Lanczos引理245

7.3按时间抽取的基2 FFT算法246

7.4按频率抽取的基2 FF T算法251

7.5 Cooley-Tuckey算法252

7.6基4和基8的FFT算法252

7.7 FFT计算中的字长253

7.8基于MATLAB的FFT分析255

7.9基于模型的FFT设计与实现256

7.10基于IP核的FFT实现261

7.10.1构建频谱分析模型261

7.10.2配置模型参数262

7.10.3设置仿真参数264

7.10.4运行和分析仿真结果265

7.11基于C和HIS的FFT建模与实现265

7.11.1创建新的设计工程265

7.11.2创建源文件266

7.11.3设计综合270

7.11.4创建仿真测试文件270

7.11.5运行协同仿真272

7.11.6添加PIPELINE命令272

7.11.7添加ARRAY_PARTTTION命令274

第8章 离散余弦变换的原理与实现276

8.1 DCT的定义276

8.2 DCT-2和DFT的关系277

8.3 DCT的应用278

8.4二维DCT278

8.4.1二维DCT原理278

8.4.2二维DCT算法描述279

8.5二维DCT的实现280

8.5.1创建新的设计工程281

8.5.2创建源文件281

8.5.3设计综合285

8.5.4创建仿真测试文件286

8.5.5运行协同仿真287

8.5.6添加PIPELINE命令288

8.5.7修改PIPELINE命令289

8.5.8添加PARTITION命令290

8.5.9添加DATAFLOW命令291

8.5.10添加INLINE命令293

8.5.11添加RESHAPE命令294

8.5.12修改RESHAPE命令295

第9章 FIR滤波器和IIR滤波器的原理与实现297

9.1模拟滤波器到数字滤波器的转换297

9.1.1微分方程近似297

9.1.2双线性变换298

9.2数字滤波器的分类和应用300

9.3 FIR滤波器的原理和结构300

9.3.1 FIR滤波器的特性300

9.3.2 FIR滤波器的设计规则308

9.4 IIR滤波器的原理和结构311

9.4.1 IIR滤波器的原理311

9.4.2 IIR滤波器的模型311

9.4.3 IIR滤波器的Z域分析312

9.4.4 IIR滤波器的性能和稳定性313

9.5 DA FIR滤波器的设计316

9.5.1 DA FIR滤波器的设计原理316

9.5.2移位寄存器模块设计318

9.5.3查找表模块的设计322

9.5.4查找表加法器模块的设计326

9.5.5缩放比例加法器模块的设计329

9.5.6 DA FIR滤波器完整的设计332

9.6 MAC FIR滤波器的设计334

9.6.1 12×8乘和累加器模块的设计335

9.6.2数据控制逻辑模块设计338

9.6.3地址生成器模块的设计342

9.6.4完整的MAC FIR滤波器的设计345

9.7 FIR Compiler滤波器的设计354

9.7.1生成FIR滤波器系数354

9.7.2建模FIR滤波器模型355

9.7.3仿真FIR滤波器模型358

9.7.4修改FIR滤波器模型360

9.7.5仿真修改后FIR滤波器模型360

9.8 HLS FIR滤波器的设计361

9.8.1设计原理361

9.8.2设计FIR滤波器362

9.8.3进行仿真和验证364

9.8.4设计综合365

9.8.5设计优化366

9.8.6 Vivado环境下的仿真367

第10章 重定时信号流图的原理与实现370

10.1信号流图的基本概念370

10.1.1标准形式FIR信号流图370

10.1.2关键路径和延迟370

10.2割集重定时及其规则372

10.2.1割集重定时概念372

10.2.2割集重定时规则1373

10.3不同形式的FIR滤波器377

10.3.1转置形式的FIR滤波器377

10.3.2脉动形式的FIR滤波器382

10.3.3包含流水线乘法器的脉动FIR滤波器384

10.3.4将FIR滤波器SFG乘法器流水线385

10.4 FIR滤波器构建块386

10.4.1带加法器树的FIR滤波器390

10.4.2加法器树的流水线390

10.4.3对称FIR滤波器391

10.5标准形式和脉动形式的FIR滤波器的实现395

第11章 多速率信号处理的原理与实现399

11.1多速率信号处理的一些需求399

11.1.1信号重构399

11.1.2数字下变频400

11.1.3子带处理400

11.1.4提高分辨率401

11.2多速率操作401

11.2.1采样率转换401

11.2.2多相技术405

11.2.3高级重采样技术409

11.3多速率信号处理的典型应用419

11.3.1分析和合成滤波器419

11.3.2通信系统的应用421

11.4多相FIR滤波器的原理与实现424

11.4.1 FIR滤波器的分解424

11.4.2 Noble Identity426

11.4.3多相抽取和插值的实现428

11.4.4直接和多相插值的比较434

11.4.5直接抽取和多相抽取的比较435

第12章 串行和并行-串行FIR滤波器的原理与实现441

12.1串行FIR滤波器的原理与实现441

12.1.1串行FIR滤波器的原理441

12.1.2串行FIR滤波器的实现442

12.2并行-串行FIR滤波器的原理与实现448

12.2.1并行-串行FIR滤波器的原理448

12.2.2并行-串行FIR滤波器的实现450

第13章 多通道FIR滤波器的原理与实现457

13.1割集重定时规则2457

13.2割集重定时规则2的应用460

13.2.1通过SFG共享提高效率460

13.2.2输入和输出多路复用461

13.2.3 3通道滤波器的例子462

13.3多通道FIR滤波器的实现466

13.3.1多通道并行滤波器的实现468

13.3.2多通道串行滤波器的实现470

第14章 其他类型数字滤波器的原理与实现473

14.1滑动平均滤波器的原理和结构473

14.1.1滑动平均滤波器的原理473

14.1.2 8权值滑动平均滤波器的结构和特性474

14.1.3 9权重滑动平均滤波器的结构和特性475

14.1.4滑动平均滤波器的转置结构476

14.2数字微分器和数字积分器的原理和特性477

14.2.1数字微分器的原理和特性477

14.2.2数字积分器的原理和特性478

14.3积分梳状滤波器的原理和特性479

14.4中频调制信号的产生和解调483

14.4.1产生中频调制信号483

14.4.2解调中频调制信号483

14.4.3 CIC提取基带信号485

14.4.4 CIC滤波器的衰减及其修正486

14.5 CIC滤波器的实现方法486

14.6 CIC滤波器位宽的确定489

14.6.1 CIC抽取滤波器位宽的确定489

14.6.2 CIC插值滤波器位宽的确定491

14.7 CIC滤波器的锐化491

14.7.1 SCIC滤波器的特性492

14.7.2 ISOP滤波器的特性494

14.8 CIC滤波器的递归和非递归结构497

14.9 CIC滤波器的实现500

14.9.1单级定点CIC滤波器的设计500

14.9.2滑动平均滤波器的设计504

14.9.3多级定点CIC滤波器的设计509

14.9.4浮点CIC滤波器的设计510

14.9.5 CIC插值滤波器和CIC抽取滤波器的设计512

第三篇 通信信号处理的理论和FPGA实现方法516

第15章 数控振荡器的原理与实现516

15.1数控振荡器的原理516

15.1.1 NCO的应用背景516

15.1.2 NCO中的关键技术517

15.1.3 SFDR的改善522

15.2查找表数控振荡器的实现523

15.2.1使用累加器生成一个斜坡函数524

15.2.2累加器精度的影响分析525

15.2.3使用查找表生成正弦波525

15.2.4分析步长对频率分辨率的影响526

15.2.5分析频谱纯度527

15.2.6分析查找表深度和无杂散动态范围528

15.2.7分析查找表深度和实现成本529

15.2.8动态频率的无杂散动态范围533

15.2.9带有抖动的无杂散动态范围534

15.2.10调谐抖动个数535

15.2.11创建一个抖动信号536

15.3 IIR滤波器数控振荡器的原理与实现536

15.3.1 IIR滤波器数控振荡器原理536

15.3.2使用IIR滤波器生成正弦波振荡器537

15.3.3 IIR振荡器的频谱纯度分析538

15.3.4 32位定点1IR滤波器生成正弦波振荡器539

15.3.5 12位定点1IR滤波器生成正弦波振荡器540

15.3.6 8位定点IIR滤波器生成正弦波振荡器542

15.4 CORDIC数控振荡器的实现543

15.4.1象限修正正弦/余弦CORDIC振荡器543

15.4.2锯齿波驱动正弦/余弦CORDIC振荡器544

第16章 通信信号处理的原理与实现545

16.1信号检测理论545

16.1.1概率的柱状图表示545

16.1.2概率密度函数546

16.2二进制基带数据传输548

16.2.1脉冲整形548

16.2.2基带传输信号接收错误550

16.2.3匹配滤波器的应用552

16.3信号调制技术555

16.3.1信道与带宽555

16.3.2信号调制技术557

16.3.3数字信号的传输574

16.4脉冲整形滤波器的原理与实现575

16.4.1脉冲整形滤波器的原理575

16.4.2升采样脉冲整形滤波器的实现577

16.4.3多相内插脉冲整形滤波器的实现578

16.4.4量化和频谱屏蔽的实现580

16.5发射机的原理与实现583

16.5.1发射机的原理583

16.5.2发射机的实现584

16.6脉冲生成和匹配滤波器的实现589

16.6.1脉冲生成的原理与实现589

16.6.2匹配滤波器的原理与实现591

16.7接收机的原理与实现592

16.7.1接收机的原理592

16.7.2理想信道接收机的实现592

16.7.3非理想信道接收机的实现594

第17章 信号同步的原理与实现597

17.1信号的同步问题597

17.2符号定时与定时恢复598

17.2.1符号定时的原理598

17.2.2符号定时的恢复598

17.2.3载波相位的偏移及其控制602

17.2.4帧同步的原理606

17.2.5数字下变频的原理607

17.2.6 BPSK接收信号的同步原理610

17.3数字变频器的原理与实现613

17.3.1数字上变频的原理与实现613

17.3.2数字下变频的原理与实现623

17.4锁相环的原理与实现634

17.4.1锁相环的原理634

17.4.2相位检测器的实现635

17.4.3环路滤波器的实现635

17.4.4相位检测器和环路滤波器的实现636

17.4.5 Ⅱ型PLL的实现638

17.4.6 Ⅰ型和Ⅱ型PLL性能的比较639

17.4.7噪声对Ⅱ型PLL的影响640

17.5载波同步的实现641

17.5.1科斯塔斯环的实现641

17.5.2平方环的实现643

17.6定时同步的实现644

17.6.1匹配滤波器和最大有效点644

17.6.2超前滞后门同步器645

第四篇 自适应信号处理的理论和FPGA实现方法648

第18章 递归结构信号流图的重定时648

18.1 IIR滤波器脉动阵列及重定时648

18.1.1 IIR滤波器的结构变换648

18.1.2 IIR SFG的脉动化650

18.2自适应滤波器的SFG651

18.3 LMS算法的硬件实现结构652

18.3.1基本LMS结构653

18.3.2串行LMS结构653

18.3.3重定时 SLMS结构654

18.3.4非规范LMS（NCLMS）结构655

18.3.5流水线LMS结构657

第19章 自适应信号处理的原理与实现660

19.1自适应信号处理的发展660

19.2自适应信号处理系统661

19.2.1通用信号处理系统结构661

19.2.2 FIR滤波器性能参数662

19.2.3自适应滤波器结构662

19.2.4通用自适应数字信号处理结构663

19.2.5自适应信号处理系统模拟接口664

19.2.6典型自适应数字信号处理结构664

19.3自适应信号处理的应用665

19.3.1信道识别665

19.3.2回波对消666

19.3.3声学回音消除667

19.3.4电线交流噪声抑制667

19.3.5背景噪声抑制668

19.3.6信道均衡669

19.3.7自适应谱线增强669

19.4自适应信号处理算法670

19.4.1自适应信号处理算法类型670

19.4.2自适应滤波器结构670

19.4.3维纳-霍普算法671

19.4.4最小均方算法673

19.4.5递归最小二次方算法677

19.5自适应滤波器的设计682

19.5.1标准并行自适应LMS滤波器的设计682

19.5.2非规范并行自适应LMS滤波器的设计683

19.5.3使用可配置的LMS模块实现LMS音频687

19.6自适应信号算法的硬件实现方法688

19.6.1最小二乘解的计算688

19.6.2指数RLS算法的实现692

19.6.3 QR-RLS算法的原理与实现693

19.7 QR-RLS自适应滤波算法的实现695

19.7.1 QR算法的硬件结构695

19.7.2 QR-RLS的三数组方法696

19.7.3 QR边界单元的实现697

19.7.4 QR内部单元的实现698

19.7.5 QR数组的实现699

第五篇 数字图像处理的理论和FPGA实现方法704

第20章 数字图像处理的原理与实现704

20.1数字图像处理的基本方法704

20.1.1灰度变换704

20.1.2直方图处理705

20.1.3空间滤波707

20.2 System Generator中中值滤波器的实现709

20.2.1在Vivado HLS内构建中值滤波器710

20.2.2在System Generator中构建图像处理系统713

20.3 HLS图像边缘检测的实现717

20.3.1创建新的设计工程717

20.3.2创建源文件717

20.3.3设计综合719

20.3.4创建仿真测试文件721

20.3.5进行协同仿真722

20.3.6添加循环控制命令722

20.3.7添加DATAFLOW命令724

20.3.8添加INLINE命令725

第21章 动态视频拼接的原理与实现726

21.1视频拼接技术的发展726

21.2图像拼接理论及关键方法728

21.2.1图像拼接系统概述728

21.2.2图像拼接流程728

21.2.3图像的采集和表示729

21.2.4图像的配准和融合731

21.2.5图像拼接演示733

21.3图像配准算法的原理与实现735

21.3.1基于MATLAB的图像配准系统735

21.3.2关键点配准法738

21.3.3 SIFT图像配准算法的流程739

21.3.4构建SIFT图像尺度空间740

21.3.5 SIFT关键点检测742

21.3.6 SIFT关键点描述744

21.3.7 SIFT关键点匹配745

21.3.8模板匹配法746

21.3.9灰度信息法747

21.3.10频域相位相关算法748

21.3.11具有旋转变换的图像配准750

21.4图像配准方法的对比与评价752

21.4.1图像配准方法的对比752

21.4.2图像配准方法的评价753

21.4.3 F-SIFT图像配准方法754

21.5视频拼接系统的设计754

21.5.1视频拼接技术754

21.5.2视频拼接方法755

21.6视频拼接系统的实现756

21.6.1 F-SIFT方法的实现756

21.6.2视频拼接系统的实现759

21.7 FPGA视频拼接系统的硬件实现760

21.7.1系统结构760

21.7.2系统硬件平台总体设计760

21.7.3视频数据采集模块763

21.7.4视频数据存储模块765

21.7.5视频显示接口介绍767

21.7.6视频显示模块整体设计768

21.8系统硬件平台的测试771

21.8.1视频数据采集模块的测试771

21.8.2视频显示模块的测试772

21.9 FPGA视频拼接系统的软件设计774

21.9.1系统软件设计概述774

21.9.2系统中断部分设计775

21.9.3视频采集模块软件设计776

21.9.4视频存储模块软件设计779

21.9.5视频显示模块软件设计780

21.9.6系统整体测试781

21.10 Vivado HLS图像拼接系统的原理与实现783

21.10.1 OpenCV和HLS视频库784

21.10.2 AX14流和视频接口786

21.10.3 OpenCV到RTL代码转换的流程786

21.10.4 Vivado HLS实现OpenCV的方法788

21.10.5 Vivado HLS实现图像拼接794