图书介绍
数字集成电路物理设计PDF|Epub|txt|kindle电子书版本网盘下载
- 陈春章，艾霞，王国雄编著 著
- 出版社： 北京：科学出版社
- ISBN：9787030220318
- 出版时间：2008
- 标注页数：285页
- 文件大小：74MB
- 文件页数：301页
- 主题词：数字集成电路－电路设计－研究生－教材
PDF下载
下载说明
数字集成电路物理设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 集成电路物理设计方法1
1.1数字集成电路设计挑战1
1.2数字集成电路设计流程2
展平式物理设计6
硅虚拟原型设计7
层次化物理设计7
1.3数字集成电路设计收敛9
时序收敛10
功耗分析10
可制造性分析12
1.4数字集成电路设计数据库12
数据库的作用与结构13
数据库的应用程序接口14
数据库与参数化设计14
1.5总结15
习题15
参考文献15
第2章 物理设计建库与验证17
2.1集成电路工艺与版图17
CMOS集成电路制造工艺简介17
CMOS器件的寄生闩锁效应21
版图设计基础23
2.2设计规则检查25
版图设计规则25
DRC的图形运算函数27
DRC在数字IC中的检查28
2.3电路规则检查28
电路提取与比较29
电气连接检查29
器件类型和数目及尺寸检查30
LVS在数字IC中的检查30
2.4版图寄生参数提取与设计仿真32
版图寄生参数提取32
版图设计仿真32
2.5逻辑单元库的建立33
逻辑单元类别34
逻辑单元电路35
物理单元建库与数据文件39
时序单元建库与数据文件43
工艺过程中的天线效应51
2.6总结53
习题54
参考文献54
第3章 布图规划和布局56
3.1布图规划56
布图规划的内容和目标57
I／O接口单元的放置与供电58
布图规划方案与延迟预估61
模块布放与布线通道65
3.2电源规划67
电源网络设计68
数字与模拟混合供电75
时钟网络76
多电源供电76
3.3布局78
展平式布局78
层次化布局79
布局目标预估80
标准单元布局优化算法82
3.4扫描链重组83
扫描链定义83
扫描链重组84
3.5物理设计网表文件88
设计交换格式文件88
其他物理设计文件88
3.6总结89
习题89
参考文献90
第4章 时钟树综合93
4.1时钟信号93
系统时钟与时钟信号的生成93
时钟信号的定义95
时钟信号延滞97
时钟信号抖动98
时钟信号偏差99
4.2时钟树综合方法100
时钟树综合与标准设计约束文件100
时钟树结构103
时钟树约束文件与综合104
4.3时钟树设计策略105
时钟树综合策略105
时钟树案例109
异步时钟树设计112
锁存器时钟树113
门控时钟114
4.4时钟树分析116
时钟树与时序分析116
时钟树与功耗分析118
时钟树与噪声分析121
4.5总结126
习题126
参考文献127
第5章 布线128
5.1全局布线128
全局布线目标129
全局布线规划129
5.2详细布线129
详细布线目标129
详细布线与设计规则130
布线修正134
5.3其他特殊布线135
电源网络布线135
时钟树布线135
总线布线135
实验布线136
5.4布线算法136
通道布线和面积布线136
连续布线和多层次布线137
模块设计和模块布线137
5.5总结138
习题138
参考文献139
第6章 静态时序分析140
6.1延迟计算与布线参数提取140
延迟计算模型141
电阻参数提取144
电容参数提取146
电感参数提取148
6.2寄生参数与延迟格式文件148
寄生参数格式SPF文件148
标准延迟格式SDF文件150
SDF文件的应用150
6.3静态时序分析152
时序约束文件152
时序路径与时序分析153
时序分析特例161
统计静态时序分析163
6.4时序优化165
造成时序违例的因素165
时序违例的解决方案165
原地优化166
6.5总结167
习题167
参考文献167
第7章 功耗分析169
7.1静态功耗分析169
反偏二极管泄漏电流169
门栅感应漏极泄漏电流170
亚阈值泄漏电流170
栅泄漏电流171
静态功耗分析171
7.2动态功耗分析171
开关功耗171
短路功耗173
动态功耗分析与总功耗174
7.3电压降分析与电迁移分析175
电压降与供电网络175
电压降与封装176
电压降与时序违例177
电迁移与电流密度179
7.4功耗分析数据与文件180
功耗分析与功耗数据181
电源网格视图库182
通用功耗格式文件与应用182
7.5总结184
习题184
参考文献185
第8章 信号完整性分析186
8.1信号串扰与功能故障186
串扰的产生186
噪声容限187
8.2串扰信号分析188
串扰分析189
串扰与延迟190
电压降与串扰191
串扰与低功耗192
串扰的多层次分析192
8.3信号串扰预防与修复193
串扰预防193
串扰修复193
虚拟串扰和靴值分析194
8.4噪声数据库195
噪声模型195
噪声数据库197
互连线噪声模型198
8.5总结199
习题200
参考文献200
第9章 低功耗设计技术与物理实施201
9.1低功耗设计方案综述201
低功耗设计方案的选择201
低功耗设计代码编写203
低功耗设计逻辑综合204
低功耗设计测试205
低功耗设计功能验证206
9.2低功耗设计基本方法与物理实施208
面积优化208
多阈值电压技术208
门控时钟208
9.3低功耗设计先进方法与物理实施209
多电源多电压技术210
电源关断与状态保持电源门控技术212
动态电压与频率调节技术215
衬底偏置技术216
9.4总结217
习题218
参考文献218
第10章 芯片设计的最终验证与签核220
10.1时序验证220
反向标定220
时序分析与功耗分析221
时序分析与信号完整性分析221
用MMMC做时序验证的方法222
用MMMC做时序验证的实例225
10.2物理验证与芯片组装228
设计规则检查228
光刻检查与可制造性设计229
电路检查229
芯片集成229
10.3逻辑等效验证与ECO230
形式验证231
逻辑等效验证231
验证与ECO231
10.4数据交换及检查232
数据交换232
检查内容及方法233
10.5总结233
习题233
参考文献234
附录235
附录1 集成电路物理设计常用文档总介235
附录2 VHDL句法简介236
附录3 Verilog HDL句法简介237
附录4 VCD文档简介238
附录5 SDC文档简介239
附录6 GDSII文档简介241
附录7 LEF文档简介243
附录8 Liberty文档简介248
附录9 DEF文档简介255
附录10 ADSPF文档简介259
附录IO BRSPF文档简介261
附录10 CSPEF文档简介263
附录11 SDF文档简介267
附录12 CPF文档简介270
附录13 TCF文档简介271
附录14 TWF文档简介273
附录15 集成电路设计常用国际单位制274
附录16 国际单位制（SI）前缀275
参考文献275
索引276