EDA技术与应用PDF|Epub|txt|kindle电子书版本网盘下载

EDA技术与应用PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　EDA技术概述1

1.1　EDA技术及发展1

1.2　EDA设计流程2

1.2.1　设计准备2

1.2.2　设计输入3

1.2.3　设计处理3

1.2.4　设计校验4

1.2.5　器件编程4

1.2.6　器件测试和设计验证5

1.3　硬件描述语言5

1.3.1 VHDL5

1.3.2 Verilog HDL6

1.3.3 AHDL6

1.4 可编程逻辑器件6

1.5　常用EDA工具7

1.5.1　设计输入编辑器7

1.5.2　仿真器8

1.5.3　HDL综合器8

1.5.4　适配器（布局布线器）8

1.5.5　下载器（编程器）9

本章小结9

思考题和习题9

第2章　EDA工具软件的使用方法10

2.1　Quartus Ⅱ软件的安装10

2.2　Quartus Ⅱ软件的主界面12

2.3　Quartus Ⅱ的图形编辑输入法13

2.3.1　编辑输入图形设计文件14

2.3.2　编译设计文件17

2.3.3　仿真设计文件19

2.3.4　编程下载设计文件23

2.4　MAX+PLUS Ⅱ设计工程的转换28

2.5　Quartus Ⅱ宏功能模块的使用方法28

2.5.1 设计原理28

2.5.2　编辑输入顶层设计文件29

2.5.3　仿真顶层设计文件35

2.5.4　硬件验证与测试36

2.5.5　图形文件的转换37

2.6　嵌入式逻辑分析仪的使用方法38

2.6.1　打开SignalTap Ⅱ编辑窗口38

2.6.2　调入节点信号39

2.6.3　参数设置40

2.6.4　文件存盘41

2.6.5　编译与下载41

2.6.6 运行分析41

2.7　嵌入式锁相环宏功能模块的使用方法42

2.8　设计优化45

2.8.1　面积与速度的优化45

2.8.2　时序约束与选项设置46

2.8.3　Fitter设置46

2.9　Quartus Ⅱ的RTL阅读器47

本章小结48

思考题和习题49

第3章　VHDL50

3.1　VHDL设计实体的基本结构50

3.1.1　库、程序包51

3.1.2　实体51

3.1.3　结构体52

3.1.4　配置53

3.1.5　基本逻辑器件的VHDL描述53

3.2　VHDL语言要素56

3.2.1　VHDL文字规则56

3.2.2　VHDL数据对象58

3.2.3　VHDL数据类型59

3.2.4　VHDL的预定义数据类型60

3.2.5　IEEE预定义的标准逻辑位和矢量61

3.2.6　用户自定义数据类型方式61

3.2.7　VHDL操作符62

3.2.8　VHDL的属性64

3.3　VHDL的顺序语句66

3.3.1　赋值语句66

3.3.2　流程控制语句66

3.3.3　WAIT语句72

3.3.4　ASSERT（断言）语句73

3.3.5　NULL（空操作）语句73

3.4　并行语句74

3.4.1　PROCESS（进程）语句74

3.4.2　块语句76

3.4.3　并行信号赋值语句77

3.4.4　子程序和并行过程调用语句78

3.4.5　元件例化（COMPONENT）语句81

3.4.6　生成语句83

3.5　VHDL的库和程序包85

3.5.1　VHDL库85

3.5.2　VHDL程序包85

3.6　VHDL设计流程87

3.6.1　编辑VHDL源程序87

3.6.2　设计8位计数显示译码电路顶层文件89

3.6.3　编译顶层设计文件90

3.6.4　仿真顶层设计文件90

3.6.5　下载顶层设计文件91

3.7 VHDL仿真91

3.7.1　VHDL仿真支持语句91

3.7.2　VHDL测试平台软件的设计93

本章小结97

思考题和习题98

第4章　Verilog HDL100

4.1　Verilog HDL设计模块的基本结构100

4.1.1　模块端口定义100

4.1.2　模块内容101

4.2　Verilog HDL的词法103

4.2.1　空白符和注释103

4.2.2　常数103

4.2.3　字符串104

4.2.4　关键词104

4.2.5　标识符104

4.2.6　操作符104

4.2.7　Verilog HDL数据对象108

4.3　Verilog HDL的语句110

4.3.1　赋值语句110

4.3.2　条件语句112

4.3.3　循环语句114

4.3.4　结构声明语句116

4.3.5　语句的顺序执行与并行执行119

4.4　不同抽象级别的Verilog HDL模型121

4.4.1　Verilog HDL门级描述121

4.4.2　Verilog HDL的行为级描述122

4.4.3　用结构描述实现电路系统设计123

4.5　Verilog HDL设计流程126

4.5.1　编辑Verilog HDL源程序126

4.5.2　设计BCD加法器电路顶层文件128

4.5.3　编译顶层设计文件129

4.5.4　仿真顶层设计文件129

4.5.5　下载顶层设计文件129

4.6　Verilog HDL仿真129

4.6.1　Verilog HDL仿真支持语句129

4.6.2　Verilog HDL测试平台软件的设计133

本章小结135

思考题和习题135

第5章 常用EDA工具软件138

5.1　ModelSim138

5.1.1　ModelSim的使用方法138

5.1.2　ModelSim与Quartus Ⅱ的接口143

5.1.3　ModelSim交互命令方式仿真144

5.1.4　ModelSim批处理工作方式145

5.2　基于Matlab/DSP Builder的DSP模块设计146

5.2.1　设计原理146

5.2.2　建立Matlab设计模型147

5.2.3　Matlab模型仿真152

5.2.4　Signal Compiler使用方法154

5.2.5　使用Modelsim进行RTL级仿真156

5.2.6　使用Quartus Ⅱ实现时序仿真158

5.2.7　硬件实现与测试158

5.2.8　DSP Builder的层次设计160

5.3　Nios Ⅱ嵌入式系统开发软件161

5.3.1　Nios Ⅱ的硬件开发161

5.3.2　调整SDRAM地址169

5.3.3　生成Nios Ⅱ硬件系统169

5.3.4　Nios Ⅱ系统的调试186

5.3.5　Nios Ⅱ的常用组件与编程191

5.3.6　SOPC的应用201

本章小结214

思考题和习题214

第6章　可编程逻辑器件216

6.1　PLD的基本原理216

6.1.1　PLD的分类216

6.1.2　阵列型PLD219

6.1.3　现场可编程门阵列FPGA222

6.1.4　基于查找表（LUT）的结构225

6.2　PLD的设计技术226

6.2.1　PLD的设计方法227

6.2.2　在系统可编程技术227

6.2.3　边界扫描技术230

6.3　PLD的编程与配置230

6.3.1　CPLD的ISP方式编程231

6.3.2　使用PC的并口配置FPGA232

本章小结233

思考题和习题234

第7章 EDA技术的应用235

7.1　组合逻辑电路设计应用235

7.1.1　运算电路设计235

7.1.2　编码器设计236

7.1.3　译码器设计238

7.1.4　数据选择器设计240

7.1.5　数据比较器设计242

7.1.6　ROM的设计243

7.2　时序逻辑电路设计应用245

7.2.1　触发器设计246

7.2.2　锁存器设计247

7.2.3　移位寄存器设计249

7.2.4　计数器设计251

7.2.5　随机读写存储器RAM的设计252

7.3　基于EDA的数字系统设计255

7.3.1　计时器的设计255

7.3.2　万年历的设计259

7.3.3　8位十进制频率计设计263

本章小结270

思考题和习题270

附录A　EDA6000实验开发系统273

A.1　EDA6000的特点273

A.2　EDA6000的使用方法274

A.2.1　EDA6000的硬件结构274

A.2.2　EDA6000软件平台的使用方法277

附录B　Altera DE2开发板使用方法287

B.1　Altera DE2开发板的结构287

B.2　DE2开发板的实验模式与目标芯片的引脚连接287

B.3　DE2开发板实验的操作292

B.3.1　编辑292

B.3.2　编译295

B.3.3　仿真295

B.3.4　引脚锁定295

B.3.5　编程下载296

B.3.6　硬件验证297

B.4　DE2开发板的控制嵌板297

B.4.1　打开控制嵌板297

B.4.2　设备检测297

附录C　Quartus Ⅱ的宏函数和强函数299

C.1　宏函数299

C.2　强函数305

参考文献307