图书介绍
EDA技术入门与提高PDF|Epub|txt|kindle电子书版本网盘下载
- 王行，李衍编著 著
- 出版社： 西安：西安电子科技大学出版社
- ISBN：7560615031
- 出版时间：2005
- 标注页数：251页
- 文件大小：28MB
- 文件页数：261页
- 主题词：电子电路－电路设计：计算机辅助设计
PDF下载
下载说明
EDA技术入门与提高PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 EDA技术概述1
1.1 EDA技术发展史1
目录1
1.2 应用EDA技术的设计特点3
1.3 EDA工具软件结构4
1.3.1 设计输入模块5
1.3.2 HDL综合器5
1.3.3 仿真器5
1.3.4 适配器（布局布线器）6
1.3.5 下载器（编程器）6
第2章 可编程逻辑器件7
2.1 可编程逻辑器件概述7
2.2 Altera可编程逻辑器件9
2.2.1 MAX系列9
2.2.2 FLEX系列11
2.2.4 ACEX1K系列13
2.2.3 Cyclone系列13
2.2.5 Stratix GX系列14
2.2.6 Stratix系列15
2.2.7 Excalibur系列16
2.3 其他可编程逻辑器件16
2.3.1 Xilinx公司产品16
2.3.2 Lattice公司产品17
第3章 MAX+PLUS Ⅱ 10.2简介19
3.1 MAX+PLUS Ⅱ 10.2设计步骤介绍19
3.2 MAX PLUS Ⅱ 10.2的安装20
3.2.1 MAX+PLUS Ⅱ 10.2的分类20
3.2.2 MAX+PLUS Ⅱ 10.2的安装要求20
3.2.3 MAX+PLUS Ⅱ 10.2的安装过程21
3.2.4 第一次运行MAX+PLUS Ⅱ26
3.3.2 MAX+PLUS Ⅱ 10.2的工作环境28
3.3.1 MAX+PLUS Ⅱ 10.2的结构28
3.3 MAX+PLUS Ⅱ 10.2的结构及工作环境28
第4章 图形输入设计方法33
4.1 四位加法器设计实例33
4.1.1 四位加法器逻辑设计33
4.1.2 半加器模块设计过程35
4.1.3 全加器模块设计过程43
4.1.4 四位加法器的设计过程44
4.1.5 四位加法器设计分析51
4.1.6 设计文件介绍55
4.2 宏功能模块及其使用63
4.2.1 时序电路宏模块64
4.2.2 运算电路宏模块71
4.2.3 2位十进制数字位移测量仪设计实例74
4.3 LPM宏模块及其使用86
4.3.1 参数化时序单元宏模块86
4.3.2 参数化运算单元宏模块90
4.3.3 参数化存储器宏模块95
4.3.4 其他模块102
4.3.5 参数化宏模块的使用方法102
4.4 波形输入设计方法106
第5章 文本输入设计方法109
5.1 文本输入界面109
5.2 用VHDL实现四位加法器设计111
第6章 VHDL入门116
6.1 VHDL语言结构116
6.1.1 实体定义117
6.1.2 结构体119
6.1.3 VHDL库121
6.1.4 VHDL程序包123
6.1.5 配置126
6.2.1 分界符127
6.2.2 标识符127
6.2 VHDL语言的词法元素127
6.2.3 注释129
6.2.4 字符文字130
6.3 VHDL语言的数据对象132
6.4 VHDL语言的数据类型133
6.4.1 VHDL标准程序包STANDARD中定义的数据类型134
6.4.2 用户定义的数据类型136
6.4.3 IEEE预定义逻辑矢量位与矢量140
6.4.4 数据类型转换141
6.5 VHDKL运算操作符142
6.5.1 逻辑（LOGICAL）运算符142
6.5.2 算术（ARITHMETIC）运算符143
6.5.3 关系（RELATIONAL）运算符144
6.5.4 并置运算符145
6.6.1 并行语句146
6.6 VHDL语法基础146
6.5.5 运算操作符的优先级146
6.6.2 顺序语句163
第7章 常见逻辑单元的VHDL描述177
7.1 组合逻辑单元的VHDL描述177
7.1.1 基本逻辑门的VHDL描述177
7.1.2 编码器、译码器和多路选通器的VHDL描述181
7.1.3 加法器和求补器的VHDL描述185
7.1.4 三态门及总线缓冲器188
7.2 时序电路的VHDL描述191
7.2.1 时钟信号和复位信号191
7.2.2 触发器194
7.2.3 寄存器198
7.2.4 计数器203
7.3 存储器的VHDL描述210
7.3.1 存储器的数据初始化210
7.3.2 ROM（只读存储器）的VHDL描述211
7.3.3 RAM（随机存储器）的VHDL描述212
7.3.4 先进先出堆栈FIFO的VHDL描述214
第8章 有限状态机设计217
8.1 状态机的优点及其转移图描述217
8.1.1 状态机的特点217
8.1.2 有限状态机的转移图描述218
8.2 状态机的VHDL描述219
8.2.1 状态说明部分220
8.2.2 主控时序进程220
8.2.3 主控组合进程221
8.2.4 辅助进程222
8.3 状态机编码223
8.3.1 状态位直接输出型编码223
8.3.2 顺序编码225
8.3.3 一位热码编码（One Hot Encoding）225
8.4 状态机剩余状态码的处理226
8.5 状态机设计实例227
第9章 设计中的常见问题232
9.1 信号毛刺的产生及消除232
9.1.1 信号毛刺的产生232
9.1.2 信号毛刺的解决方法234
9.2 时钟问题237
9.2.1 信号的建立和保持时间237
9.2.2 全局时钟238
9.2.3 门控时钟238
9.2.4 多时钟系统239
9.3 复位和清零信号240
第10章 FPGA/CPLD器件的硬件连接242
10.1 编程工艺及方式介绍242
10.2 ByteBlaster下载电缆242
10.3 JTAG方式编程和配置244
10.4 PS配置方式246
10.5 使用专用配置器件配置FPGA250