数字设计原理与实践PDF|Epub|txt|kindle电子书版本网盘下载

数字设计原理与实践PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 引言1

1.1关于“数字设计”1

1.2模拟与数字2

1.3数字器件4

1.4数字设计的电子技术5

1.5数字设计的软件技术6

1.6集成电路8

1.7可编程逻辑器件10

1.8专用集成电路11

1.9印制电路板12

1.10数字设计层次12

1.11游戏名字15

1.12继续学习15

训练题16

第2章 数制和编码17

2.1按位计数制17

2.2八进制和十六进制18

2.3常用按位计数制的转换20

2.4非十进制数的加法和减法21

2.5负数的表示23

2.5.1符号－数值表示法23

2.5.2补码数制24

2.5.3基数补码表示法24

2.5.4二进制补码表示法25

2.5.5基数减1补码表示法26

2.5.6二进制反码表示法26

2.5.7余码表示法26

2.6二进制补码的加法和减法27

2.6.1加法规则27

2.6.2图示法27

2.6.3溢出28

2.6.4减法规则28

2.6.5二进制补码与无符号二进制数29

2.7二进制反码加法和减法30

2.8二进制乘法31

2.9二进制除法32

2.10十进制数的二进制编码33

2.11葛莱码34

2.12字符编码36

2.13动作、条件和状态的编码37

2.14n维体与距离38

2.15检错码和纠错码39

2.15.1检错码40

2.15.2纠错码与多重检错码41

2.15.3汉明码42

2.15.4循环冗余校验码44

2.15.5二维码44

2.15.6校验和码45

2.15.7n中取m码46

2.16用于串行数据传输与存储的编码46

2.16.1并行／串行数据46

2.16.2串行线路编码47

参考资料49

训练题50

练习题51

第3章 数字电路55

3.1逻辑信号与门电路55

3.2逻辑系列58

3.3CMOS逻辑59

3.3.1CMOS逻辑电平60

3.3.2MOS晶体管60

3.3.3基本的CMOS反相器电路61

3.3.4CMOS“与非门”和“或非门”62

3.3.5扇入64

3.3.6非反相门64

3.3.7CMOS“与或非”门和“或与非”门65

3.4CMOS电路的电气特性67

3.4.1概述67

3.4.2数据表和规格说明68

3.5CMOS稳态电气特性69

3.5.1逻辑电平和噪声容限69

3.5.2带电阻性负载的电路特性71

3.5.3非理想输入时的电路特性74

3.5.4扇出76

3.5.5负载效应76

3.5.6不用的输入端77

3.5.7电流尖峰和去耦电容器77

3.5.8如何毁坏CMOS器件78

3.6CMOS动态电气特性78

3.6.1转换时间79

3.6.2传播延迟83

3.6.3功率损耗84

3.7其他CMOS输入和输出结构85

3.7.1传输门85

3.7.2施密特触发器输入85

3.7.3三态输出87

3.7.4漏极开路输出88

3.7.5驱动发光二极管89

3.7.6多源总线90

3.7.7线连逻辑91

3.7.8上拉电阻91

3.8CMOS逻辑系列93

3.8.1HC和HCT93

3.8.2VHC和VHCT94

3.8.3HC、HCT、VHC和VHCT的电气特性94

3.8.4FCT和FCT-T98

3.8.5FCT-T的电气特性98

3.9双极逻辑99

3.9.1二极管100

3.9.2二极管逻辑101

3.9.3双极结型晶体管103

3.9.4晶体管逻辑反相器105

3.9.5肖特基晶体管106

3.10晶体管－晶体管逻辑107

3.10.1基本TTL型与非门107

3.10.2逻辑电平和噪声容限109

3.10.3扇出110

3.10.4不用的输入端112

3.10.5其他的TTL门类型113

3.11TTL系列114

3.11.1早期的TTL系列114

3.11.2肖特基TTL系列115

3.11.3TTL系列的特性115

3.11.4一个TTL数据表115

3.12CMOS/TTL接口117

3.13低电压CMOS逻辑和接口118

3.13.1 3.3VLVTTL和LVCMOS逻辑118

3.13.2 5V容许输入119

3.13.3 5V容许输出120

3.13.4TTL/LVTTL接口小结120

3.13.5 2.5V和1.8V逻辑120

3.14发射极耦合逻辑121

3.14.1基本CML电路121

3.14.2ECL10K/10H系列123

3.14.3ECL100K系列124

3.14.4正ECL（PECL）124

参考资料126

训练题127

练习题130

第4章 组合逻辑设计原理135

4.1开关代数136

4.1.1公理136

4.1.2单变量定理138

4.1.3二变量和三变量定理138

4.1.4n变量定理139

4.1.5对偶性141

4.1.6逻辑函数的标准表示法143

4.2组合电路分析145

4.3组合电路的综合149

4.3.1电路描述与设计149

4.3.2电路处理151

4.3.3组合电路最小化153

4.3.4卡诺图154

4.3.5最小化“积之和”表达式155

4.3.6简化“和之积”表达式161

4.3.7“无关”输入组合161

4.3.8多输出函数的最小化162

4.4程序化的最小化方法164

4.4.1乘积项的表示164

4.4.2通过组合乘积项求主蕴含项167

4.4.3用主蕴含项表求最小覆盖168

4.4.4其他最小化方法170

4.5定时冒险170

4.5.1静态冒险170

4.5.2利用卡诺图发现静态冒险171

4.5.3动态冒险172

4.5.4设计无冒险电路173

4.6ABEL硬件描述语言173

4.6.1ABEL程序结构173

4.6.2ABEL编译器操作175

4.6.3WHEN语句和等式块176

4.6.4真值表179

4.6.5范围、集合和关系180

4.6.6无关项输入181

4.6.7测试向量182

4.7VHDL硬件描述语言184

4.7.1设计流程184

4.7.2程序结构186

4.7.3类型和常量189

4.7.4函数和过程192

4.7.5库和包194

4.7.6结构化设计元素196

4.7.7数据流设计元素199

4.7.8行为设计元素201

4.7.9时间尺度与模拟205

4.7.10综合206

参考资料207

训练题209

练习题211

第5章 组合逻辑设计实践217

5.1文档标准217

5.1.1方框图219

5.1.2门的符号220

5.1.3信号名和有效电平221

5.1.4引脚的有效电平222

5.1.5“圈到圈”逻辑设计223

5.1.6绘制布局图226

5.1.7总线228

5.1.8附带的图示信息229

5.2电路定时229

5.2.1定时图230

5.2.2传播延迟232

5.2.3定时规格说明232

5.2.4定时分析235

5.2.5定时分析工具235

5.3组合型PLD235

5.3.1可编程逻辑阵列235

5.3.2可编程阵列逻辑器件237

5.3.3通用阵列逻辑器件240

5.3.4双极型PLD电路240

5.3.5CMOS型PLD电路242

5.3.6器件编程与测试244

5.4译码器245

5.4.1二进制译码器245

5.4.2大规模元件的逻辑符号246

5.4.3双2-4译码器74x139247

5.4.4 3-8译码器74x138249

5.4.5级联二进制译码器250

5.4.6用ABEL和PLD实现译码器251

5.4.7用VHDL实现译码器256

5.4.8七段译码器260

5.5编码器263

5.5.1优先编码器263

5.5.2优先级编码器74x148264

5.5.3用ABEL和PLD实现编码器267

5.5.4用VHDL实现编码器269

5.6三态器件269

5.6.1三态缓冲器270

5.6.2标准SSI和MSI三态缓冲器271

5.6.3用ABEL和PLD实现三态输出274

5.6.4用VHDL实现三态输出276

5.7多路复用器279

5.7.1标准MSI多路复用器280

5.7.2扩展多路复用器282

5.7.3多路复用器、多路分配器和总线284

5.7.4用ABEL和PLD实现多路复用器285

5.7.5用VHDL实现多路复用器288

5.8异或门和奇偶校验电路289

5.8.1异或门和异或非门289

5.8.2奇偶校验电路291

5.8.3 9位奇偶校验发生器74x280291

5.8.4奇偶校验的应用292

5.8.5用ABEL和PLD实现异或门和奇偶校验电路293

5.8.6用VHDL实现异或门和奇偶校验电路294

5.9比较器296

5.9.1比较器结构296

5.9.2迭代电路297

5.9.3迭代比较器电路298

5.9.4标准MSI比较器298

5.9.5用ABEL和PLD实现比较器301

5.9.6用VHDL实现比较器302

5.10加法器、减法器和ALU304

5.10.1半加器和全加器304

5.10.2串行进位加法器304

5.10.3减法器305

5.10.4先行进位加法器307

5.10.5MSI加法器308

5.10.6MSI算术逻辑单元310

5.10.7组间先行进位312

5.10.8用ABEL和PLD实现加法器314

5.10.9用VHDL实现加法器315

5.11组合乘法器316

5.11.1组合乘法器的结构316

5.11.2用ABEL和PLD实现乘法318

5.11.3用VHDL实现乘法319

参考资料323

训练题324

练习题326

第6章 组合电路设计实例333

6.1构件式设计举例333

6.1.1桶式移位器333

6.1.2简单浮点编码器335

6.1.3双优先级编码器337

6.1.4级联比较器338

6.1.5关模比较器340

6.2使用ABEL和PLD的设计举例342

6.2.1桶式移位器342

6.2.2简单浮点编码器344

6.2.3双优先级编码器345

6.2.4级联比较器347

6.2.5关模比较器348

6.2.6“1”计数器351

6.2.7三子棋游戏352

6.3使用VHDL的设计举例358

6.3.1桶式移位器358

6.3.2简单浮点编码器364

6.3.3双优先级编码器367

6.3.4级联比较器369

6.3.5关模比较器370

6.3.6“1”计数器371

6.3.7三子棋游戏374

练习题379

第7章 时序逻辑设计原理381

7.1双稳态元件382

7.1.1数字分析382

7.1.2模拟分析383

7.1.3亚稳态特性383

7.2锁存器与触发器384

7.2.1S-R锁存器385

7.2.2？-？锁存器386

7.2.3具有使能端的S-R锁存器387

7.2.4D锁存器388

7.2.5边沿触发式D触发器389

7.2.6具有使能端的边沿触发式D触发器391

7.2.7扫描触发器392

7.2.8主从式S-R触发器393

7.2.9主从式J-K触发器394

7.2.10边沿触发式J-K触发器395

7.2.11T触发器395

7.3时钟同步状态机分析397

7.3.1状态机的结构397

7.3.2输出逻辑398

7.3.3特征方程399

7.3.4使用D触发器的状态机分析399

7.3.5使用J-K触发器的状态机分析405

7.4时钟同步状态机设计407

7.4.1状态表设计举例408

7.4.2状态最小化411

7.4.3状态赋值411

7.4.4采用D触发器的综合414

7.4.5采用J-K触发器的综合416

7.4.6采用D触发器的其他设计例子419

7.5用状态图设计状态机422

7.6用转移表综合状态机427

7.6.1转移方程427

7.6.2激励方程428

7.6.3其他方法429

7.6.4状态机的实现429

7.7其他状态机设计举例430

7.7.1猜谜游戏430

7.7.2未用状态432

7.7.3输出编码状态赋值433

7.7.4“无关”状态编码434

7.8状态机的分解435

7.9反馈时序电路437

7.9.1分析437

7.9.2分析具有多个反馈回路的电路440

7.9.3竞争441

7.9.4状态表与流程表442

7.9.5CMOSD触发器分析443

7.10反馈时序电路设计444

7.10.1锁存器444

7.10.2设计基本模式流程表446

7.10.3流程表的最小化448

7.10.4无竞争状态赋值法448

7.10.5激励方程450

7.10.6本质冒险451

7.10.7小结453

7.11ABEL时序电路设计特性453

7.11.1寄存型输出453

7.11.2状态图455

7.11.3外部状态记忆459

7.11.4指定Moore型输出459

7.11.5用WITH语句指定Mealy型输出和流水线输出460

7.11.6测试向量462

7.12VHDL时序电路设计特性464

7.12.1反馈时序电路464

7.12.2时钟电路465

参考资料466

训练题467

练习题471

第8章 时序逻辑设计实践479

8.1时序电路文档标准479

8.1.1一般要求479

8.1.2逻辑符号479

8.1.3状态机描述480

8.1.4定时图及其规范481

8.2锁存器和触发器484

8.2.1SSI型锁存器和触发器484

8.2.2开关消抖485

8.2.3最简单的开关消抖电路485

8.2.4总线保持电路486

8.2.5多位寄存器和锁存器487

8.2.6用ABEL和PLD实现寄存器和锁存器490

8.2.7用VHDL实现寄存器和锁存器493

8.3时序型PLD496

8.3.1双极型时序PLD496

8.3.2时序型GAL器件499

8.3.3PLD的定时规范503

8.4计数器505

8.4.1行波计数器506

8.4.2同步计数器506

8.4.3MSI型计数器及应用507

8.4.4二进制计数器状态的译码513

8.4.5用ABEL和PLD实现计数器514

8.4.6用VHDL实现计数器516

8.5移位寄存器519

8.5.1移位寄存器结构519

8.5.2MSI移位寄存器521

8.5.3世界上最大型移位寄存器的应用523

8.5.4串／并转换525

8.5.5移位寄存器计数器529

8.5.6环形计数器529

8.5.7Johnson计数器531

8.5.8线性反馈移位寄存器计数器533

8.5.9用ABEL和PLD实现移位寄存器536

8.5.10用VHDL实现移位寄存器543

8.6迭代与时序电路546

8.7同步设计方法548

8.7.1同步系统结构548

8.7.2同步系统设计举例550

8.8同步设计中的障碍553

8.8.1时钟偏移553

8.8.2选通时钟556

8.8.3异步输入557

8.9同步器故障和亚稳定性559

8.9.1同步器故障559

8.9.2亚稳定性分辨时间560

8.9.3可靠同步器设计560

8.9.4亚稳定的定时分析561

8.9.5较好的同步器562

8.9.6其他同步器设计564

8.9.7抗亚稳定的触发器565

8.9.8同步高速数据传输566

参考资料574

训练题575

练习题577

第9章 时序电路设计实例583

9.1使用ABEL和PLD的设计实例583

9.1.1基于PLD的状态机定时及封装考虑584

9.1.2几个简单的状态机586

9.1.3雷鸟车尾灯588

9.1.4猜谜游戏589

9.1.5改造交通灯控制器593

9.2使用VHDL的设计实例595

9.2.1几个简单的状态机596

9.2.2雷鸟车尾灯602

9.2.3猜谜游戏603

9.2.4改造交通灯控制器605

练习题608

第10章 存储器、CPLD和FPGA611

10.1只读存储器611

10.1.1ROM用于“随机”组合逻辑函数612

10.1.2ROM的内部结构613

10.1.3二维译码616

10.1.4商用ROM的类型618

10.1.5ROM的控制输入和定时620

10.1.6ROM的应用623

10.2读／写存储器626

10.3静态RAM627

10.3.1静态RAM的输入和输出627

10.3.2静态RAM的内部结构628

10.3.3静态RAM的定时628

10.3.4标准静态RAM631

10.3.5同步SRAM632

10.4动态RAM636

10.4.1动态RAM的结构636

10.4.2动态RAM的定时637

10.4.3同步DRAM639

10.5复杂可编程逻辑器件640

10.5.1Xilinx XC9500 CPLD序列640

10.5.2功能块体系结构642

10.5.3输入／输出块体系结构644

10.5.4开关矩阵644

10.6现场可编程门阵列646

10.6.1Xilinx XC4000FPGA系列647

10.6.2可配置逻辑块648

10.6.3输入／输出块650

10.6.4可编程内部连线651

参考资料653

训练题654

练习题654

第11章 实践中的附加课题657

11.1计算机辅助设计工具657

11.1.1硬件描述语言657

11.1.2原理图捕捉658

11.1.3定时图及其规范659

11.1.4电路分析与模拟659

11.1.5印制电路板布局661

11.2可测试性设计662

11.2.1测试662

11.2.2引脚上和电路内的测试663

11.2.3扫描方法665

11.3数字系统可靠性评估666

11.3.1故障率667

11.3.2可靠性与MTBF668

11.3.3系统可靠性668

11.4传输线、反射与终接669

11.4.1基本传输线理论669

11.4.2逻辑信号互连作为传输线671

11.4.3逻辑信号的终接673

参考资料674