图书介绍
CPLD/FPGA高级应用开发指南PDF|Epub|txt|kindle电子书版本网盘下载
- 任晓东，文博编著 著
- 出版社： 北京：电子工业出版社
- ISBN：7505387642
- 出版时间：2003
- 标注页数：271页
- 文件大小：48MB
- 文件页数：283页
- 主题词：可编程序逻辑器件－指南
PDF下载
下载说明
CPLD/FPGA高级应用开发指南PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 可编程逻辑器件与EDA技术1
1.1 可编程逻辑器件及其特征1
1.1.1 简单PLD1
1.1.2 CPLD2
1.1.3 FPGA2
1.1.4 门阵列3
1.1.5 标准单元法3
1.2 FPGA的应用及设计要求4
1.2.1 FPGA的应用4
1.2.2 FPGA设计要求5
1.3 EDA技术简介及软件6
1.3.1 EDA技术6
1.3.2 FPGA开发用的软件7
1.4 因特网上的FPGA及其他资源7
1.5 小结9
第2章 X…nxCPLD系列产品10
2.1 XC9500系列产品10
2.1.1 简介10
2.1.2 器件结构11
2.2 CoolRunner-Ⅱ系列产品16
2.2.1 简介16
2.2.2 器件结构17
2.2.3 设计技巧19
2.3 小结21
第3章 Xilinx FPGA系列产品22
3.1 Spartan-ⅡE系列产品22
3.1.1 概述22
3.1.2 器件结构23
3.2 Virtex-Ⅱ系列产品27
3.2.1 概述27
3.2.2 器件结构28
3.3 Virtex-ⅡPro系列产品33
3.3.1 概述33
3.3.2 器件结构34
3.4 小结41
第4章 XilinX ISE应用基础42
4.1 ISE设计流程42
4.1.1 设计输入43
4.1.2 功能仿真45
4.1.3 综合45
4.1.4 实现46
4.1.5 时序仿真48
4.1.6 下载配置48
4.2 ISE基本设计工具49
4.2.1 Architecture Wizard49
4.2.2 PACE49
4.2.3 内核生成器（CORE Generator）50
4.2.4 iMPACT52
4.2.5 PROM File Formatter57
4.3 小结59
第5章 FPGA高级设计技巧（一）——ISE高级工具60
5.1 Floorplanner60
5.1.1 概述60
5.1.2 Floorplanner使用说明61
5.2 FPGA Editor61
5.2.1 概述61
5.2.2 FPGAEditor使用说明63
5.3 XPower65
5.3.1 概述65
5.3.2 XPower使用说明66
5.4 ChipScope68
5.4.1 概述68
5.4.2 Chipscope使用说明68
5.5 小结72
第6章 FPGA高级设计技巧（二）——约束与配置73
6.1 约束设计73
6.1.1 概述73
6.1.2 时序约束74
6.1.3 其他重要的约束参数81
6.1.4 UCF文件和ConstraintEditor82
6.2 配置设计83
6.2.1 概述83
6.2.2 下载配置模式84
6.2.3 CPLD下载配置设计84
6.2.4 FPGA下载配置设计85
6.2.5 Virtex-Ⅱ系列器件下载配置设计86
6.3 小结90
第7章 FPGA高级设计技巧（三）——时钟与RAM92
7.1 时钟设计技巧92
7.1.1 全局时钟网络92
7.1.2 数字延迟锁相环（DLL）94
7.1.3 数字时钟管理器（DCM）95
7.2 B1ockRAM设计技巧102
7.2.1 BlcokRAM设计基础102
7.2.2 BlockRAM设计说明103
7.3 小结105
第8章 FPGA设计仿真验证——ModelSim106
8.1 数字电路设计的仿真验证106
8.1.1 仿真验证基本概念106
8.1.2 Testbench基本概念107
8.1.3 Testbench设计提示107
8.1.4 Testbench设计示例108
8.2 ModelSim应用说明109
8.2.1 Model Sim基本命令109
8.2.2 ModelSim应用说明112
8.3 小结122
第9章 基于Synplify的FPGA综合设计123
9.1 Synplify和Synplify Pro概述123
9.1.1 选择Synplify Pro的原因123
9.1.2 FPGA设计流程126
9.1.3 Synplify Pro界面126
9.2 Synplify Pro使用入门127
9.2.1 建立一个工程127
9.2.2 编译127
9.2.3 设置Xilinx约束129
9.2.4 设置与Xilinx器件有关的选项131
9.2.5 执行综合132
9.3 综合报告的解析133
9.4 时序修正138
9.5 Verilog HDL的设计风格139
9.5.1 在编写代码之前的准备工作139
9.5.2 可综合的Verilog HDL风格143
9.5.3 VerilogHDL代码风格144
9.5.4 程序员提示146
9.6 小结151
第10章 嵌入式系统的软硬件设计152
10.1 嵌入式系统的结构153
10.1.1 CISC结构153
10.1.2 RISC结构154
10.2 系统的软硬件协同设计155
10.3 设计重用与基于平台的设计156
10.4 软硬件协同设计的方法158
10.5 以太网桥的设计实例160
10.5.1 以LOTOS为基础的协同设计160
10.5.2 要设计的以太网桥162
10.5.3 实例的具体分析163
10.5.4 结果分析169
10.6 小结170
第11章 嵌入PowerPC的平台FPGA软硬件设计171
11.1 PowerPC405内部结构和外部接口172
11.1.1 PowerPC405内部结构172
11.1.2 PowerPC405外音接口173
11.2 EDK应用说明178
11.2.1 系统描述文件178
11.2.2 EDK开发流程180
11.3 嵌入PowerPC的平台FPGA设计181
11.3.1 嵌入PowerPC的平台FPGA设计181
11.3.2 嵌入PowerPC的平台FPGA设计实例183
11.4 小结188
第12章 X…nxFPGA在数字信号处理领域的应用189
12.1 System Generator基础189
12.1.1 系统级建模190
12.1.2 DSP的设计流程190
12.1.3 算术数据类型191
12.1.4 硬件握手192
12.1.5 按位和按周期对齐的建模193
12.2 软件使用基础193
12.2.1 一般设计步骤194
12.2.2 Simulink系统周期与硬件时钟频率196
12.2.3 同步机制197
12.2.4 创建高性能设计的提示199
12.2.5 LogiCORE199
12.2.6 自动创建的文件200
12.3 积分的例子201
12.3.1 Simulink建模201
12.3.2 VHDL等文件的生成203
12.3.3 ModelSim仿真203
12.3.4 Synplify Pro综合205
12.3.5 翻译、映射、布局布线206
12.4 自编写VHDL的例子206
12.4.1 计数器的VHDL代码206
12.4.2 创建计数器的Simulink仿真模型207
12.4.3 计数器例子的文件211
12.4.4 运行System Generator211
12.4.5 计数器的仿真和综合211
12.5 自编写Verilog HDL的例子212
12.5.1 计数器的Verilog HDL代码212
12.5.2 创建计数器的Simulink仿真模型213
12.5.3 计数器例子的文件217
12.5.4 运行System Generator217
12.5.5 计数器的仿真和综合217
12.6 小结218
附录A IC和FPGA设计新手必读219
A.1 引言219
A.2 硬件描述语言的诞生及电子设计自动化工具的发展220
A.3 各种EDA工具介绍与自动化设计流程之关系221
A.3.1 系统规范制定（DefineSpecification）222
A.3.2 设计描述（DesignDescr4ption）222
A.3.3 功能验证（FunctionVerification）222
A.3.4 逻辑电路综合（LogicSynthesis）223
A.3.5 逻辑门级的电路功能验证（Gate-Level Netlist Verification）223
A.3.6 布局与布线（Place and Routing）224
A.3.7 布线后的电路功能验证（Post Layout Verification）224
A.4 结论224
附录B Verilog HDL与VHDL的比较225
1．VHDL225
2．Verilog HDL225
3．两种语言的描述层次225
4．1995年HDL的使用情况226
5．VHDL与Verilog HDL在各方面的比较226
附录C Virtex-Ⅱ和Spartan-ⅡE的管脚228
附录D 实验指导230
实验1 ISE应用基础230
实验目的230
实验内容230
实验说明230
实验步骤230
实验2 ModelSim应用基础239
实验目的239
实验内容239
实验说明239
实验步骤239
实验3 Synplify的设计实例242
实验目的242
实验内容242
实验说明243
实验步骤243
实验4 基于PowerPC405的FPGA设计实例245
实验目的245
实验内容245
实验说明245
实验提示245
实验步骤246
实验5 System Generator的设计实例251
实验目的251
实验内容251
实验说明251
积分实验步骤251
VHDL步骤254
Verilog HDL步骤256
附录E IC和FPGA专业术语的中英文对照258
附录F Xilinx FPGA支持的IP列表261
参考资料271