图书介绍
Xilinx可编程逻辑器件设计与开发 基础篇PDF|Epub|txt|kindle电子书版本网盘下载
- 王春平，张晓华，赵翔编著 著
- 出版社： 北京：人民邮电出版社
- ISBN：9787115246998
- 出版时间：2011
- 标注页数：458页
- 文件大小：119MB
- 文件页数：470页
- 主题词：可编程序控制器
PDF下载
下载说明
Xilinx可编程逻辑器件设计与开发 基础篇PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章Spartan-3系列FPGA1
1.1 Spartan-3系列内部结构2
1.1.1可配置逻辑模块（CLB）2
1.1.2时钟资源7
1.1.3数字时钟管理器（DCM）10
1.1.4 BRAM （Block RAM）模块13
1.1.5嵌入式硬核乘法器14
1.1.6 IOB模块15
1.2 Spartan-3型FPGA18
1.3 Spartan-3E型FPGA19
1.4扩展Spartan-3A型FPGA19
1.5小结21
第2章 Spartan-6系列FPGA22
2.1 Spartan-6系列内部模块23
2.1.1可配置逻辑模块（CLB）23
2.1.2时钟资源27
2.1.3时钟管理器（CMT）33
2.1.4 BRAM （Block RAM）模块41
2.1.5 DSP模块XtremeDSP44
2.1.6 SelectIO资源47
2.1.7 MCB模块56
2.1.8 GTP模块56
2.1.9 PCIe端点模块57
2.2 Spartan-6 LX/LXT型FPGA58
2.3小结58
第3章Virtex-4系列FPGA59
3.1 ASMBL架构60
3.2 Virtex-4内部模块61
3.2.1可配置逻辑模块（CLB）61
3.2.2时钟资源66
3.2.3数字时钟管理器（DCM）70
3.2.4相位匹配时钟分频器（PMCD）71
3.2.5 BRAM（Block RAM）模块72
3.2.6 DSP模块XtremeDSP74
3.2.7 SelectIO模块78
3.2.8 RocketIO模块86
3.2.9以太网（Ethernet MAC）模块88
3.2.10处理器核（PowerPC405 ）91
3.3 Virtex-4 LX型FPGA92
3.4 Virtex-4 SX型FPGA92
3.5 Virtex-4 FX型FPGA93
3.6小结94
第4章Virtex-5系列FPGA95
4.1 Virtex-5系列器件内部逻辑结构97
4.1.1可配置逻辑模块（CLB ）97
4.1.2时钟资源102
4.1.3 Select IO技术108
4.1.4 Rocket I/O技术114
4.1.5嵌入式DSP模块115
4.1.6嵌入式PCIe模块117
4.1.7嵌入式PowerPC模块118
4.2 Virtex-5 LX119
4.3 Virtex-5 LXT120
4.4 Virtex-5 SXT120
4.5 Virtex-5 TXT121
4.6 Virtex-5 FXT122
4.7小结123
第5章Virtex-6系列FPGA124
5.1 Virtex-6内部模块125
5.1.1可配置逻辑模块（CLB）125
5.1.2时钟资源130
5.1.3混合模式时钟管理器（MMCM）135
5.1.4 BRAM （Block RAM）模块139
5.1.5 DSP模块XtremeDSP140
5.1.6 SelectIO模块146
5.1.7 GTX模块152
5.1.8 GTH模块155
5.1.9以太网（Ethernet MAC）模块155
5.1.10 PCIe端点模块158
5.2 Virtex-6 LXT型FPGA158
5.3 Virtex-6 SXT型FPGA159
5.4 Virtex-6 HXT型FPGA159
5.5小结161
第6章Xilinx ISE 11.x开发流程162
6.1设计输入163
6.1.1设计要求163
6.1.2认识ISE软件界面168
6.1.3创建工程169
6.2添加约束172
6.2.1引脚约束173
6.2.2时序约束176
6.3 XST综合182
6.3.1 XST综合属性设置182
6.3.2 XST综合流程190
6.4实现192
6.4.1翻译阶段193
6.4.2映射阶段195
6.4.3布局布线阶段199
6.5 ISim仿真202
6.5.1添加仿真文件202
6.5.2行为仿真203
6.5.3时序仿真203
6.6 iMPACT编程与配置204
6.6.1使用iMPACT生成FPGA配置文件204
6.6.2使用iMPACT生成PROM编程文件204
6.6.3使用iMPACT配置/编程207
6.7小结209
第7章ISE 11.x的辅助设计工具210
7.1 IP核生成工具和结构化设计向导210
7.1.1用Core Generator建立一个工程212
7.1.2用Core Generator生成存储器216
7.1.3用Core Generator生成时钟管理单元224
7.2 FPGA底层编辑器（FPGA Editor）241
7.2.1认识FPGA Editor底层编辑器242
7.2.2 FPGA底层编辑器设计实例245
7.3 RTL寄存器传输级原理图查看器251
7.3.1 RTL寄存器传输级原理图查看器的使用251
7.3.2 RTL寄存器传输级原理图查看器的使用技巧256
7.4 Technology门级原理图查看器258
7.4.1利用Technology原理图查看器进行层次分析258
7.4.2利用Technology原理图辅助时序分析262
7.5小结265
第8章 编程与配置266
8.1 Xilinx FPGA的配置模式266
8.1.1主动串行模式267
8.1.2被动串行模式270
8.1.3主动并行模式271
8.1.4被动并行模式272
8.1.5边界扫描模式275
8.1.6高级配置模式——SPI277
8.1.7高级配置模式——BPI281
8.1.8高级配置模式——System ACE283
8.2 Xilinx FPGA器件的配置流程283
8.3 Xilinx FPGA器件配置的硬件方案285
8.4 Xilinx器件的配置文件287
8.5 iMPACT软件简介290
8.6小结296
第9章ChipScope Pro调试设计297
9.1 ChipScope Pro相关IP核299
9.2 ChipScope Pro核生成器302
9.2.1 ICON属性303
9.2.2 ILA属性304
9.2.3 VIO属性307
9.2.4 ATC2属性308
9.2.5 ChipScope Pro内核生成器应用实例311
9.3 ChipScope Pro内核插入器318
9.4 ChipScope Pro分析仪328
9.5利用FPGA Editor修改Chipscope Pro核信号连接335
9.6小结336
第10章 PlanAhead工具应用337
10.1 PlanAhead开发流程337
10.2 PlanAhead输入、输出文件338
10.3用PlanAhead进行RTL代码开发与分析340
10.4应用PlanAhead进行1/O规划354
10.5 PlanAhead与时序分析363
10.6应用PlanAhead进行布局规划368
10.7 PlanAhead与ChipScope372
10.8 PlanAhead导入导出功能380
10.9小结380
第11章 第三方仿真工具ModelSim381
11.1 ISE 11.x支持的仿真工具382
11.2 ModelSim仿真库的建立382
11.3认识ModelSim常用窗口387
11.4 ModelSim功能仿真394
11.4.1基于Verilog的功能仿真394
11.4.2基于VHDL的功能仿真395
11.4.3基本功能仿真流程395
11.4.4 ModelSim的项目管理400
11.4.5自定义仿真库403
11.5 ModelSim时序仿真405
11.5.1基于Verilog的时序仿真405
11.5.2基于VHDL的时序仿真406
11.5.3基本时序仿真流程407
11.5.4 SDF时序标注文件409
11.6 ModelSim波形编辑器与仿真410
11.6.1用波形编辑器创建激励的步骤410
11.6.2 VCD文件412
11.7用命令行方式进行仿真414
11.7.1常用命令介绍414
11.7.2命令行仿真实例416
11.7.3 ModelSim中的do文件416
11.8 ISE与ModelSim协同仿真417
11.9 ModelSim仿真存储器420
11.10 VHDL/Verilog混合仿真425
11.11仿真结果的存储426
11.12小结428
第12章PicoBlaze 8位微控制器430
12.1 PicoBlaze特性430
12.2 PicoBlaze硬件基本结构431
12.2.1 PicoBlaze功能模块说明431
12.2.2 PicoBlaze接口信号432
12.2.3 PicoBlaze指令集433
12.2.4 PicoBlaze中断437
12.2.5 PicoBlaze Scratchpad RAM——暂存器438
12.2.6 PicoBlaze输入/输出端口440
12.2.7 PicoBlaze指令存储器配置方式443
12.3 PicoBlaze性能445
12.4 PicoBlaze在FPGA设计中的应用445
12.5 PicoBlaze开发工具447
12.5.1 KCPSM3开发工具447
12.5.2 Mediatronix pBlazIDE开发工具448
12.6 PicoBlaze设计开发包450
12.7 PicoBlaze设计实例451
12.8小结458