EDA原理与应用 第2版PDF|Epub|txt|kindle电子书版本网盘下载

EDA原理与应用 第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

上篇 电子电路设计、仿真与制板1

1 PSpice8.01

1.1 PSpice8.0简介1

1.1.1 概述1

1.1.2 PSpice软件的结构1

1.1.3 PSpice8.0简介2

1.1.4 PSpice8.0常见文件格式2

1.1.5 PSpice8.0的电路分析步骤3

1.1.6 PSpice8.0中的规定4

1.2 电路设计实验室的设计管理程序4

1.2.1 概述4

1.2.2 菜单和命令4

1.3.1 概述5

1.3 电路图输入程序5

1.2.4 DesignLab Design Manager的应用5

1.2.3 工具按钮5

1.3.2 电路图绘制方法8

1.3.3 元器件模型12

1.3.4 Schematics中的分析功能21

1.3.5 分析方法的参数设置29

1.3.6 设置输出方式30

1.4 模拟和数字电路运算程序33

1.4.1 概述33

1.4.2 菜单和命令33

1.4.3 PSpiceA/D程序的应用33

1.5 输出绘图程序33

1.5.1 概述33

1.5.2 菜单和命令34

1.5.3 工具按钮34

1.5.4 Probe程序的基本应用35

1.6.1 概述38

1.6 元件模型参数提取程序38

1.6.2 菜单和命令39

1.6.3 工具按钮39

1.6.4 程序的应用39

1.7 激励源编辑程序41

1.7.1 概述41

1.7.2 菜单和命令42

1.7.3 工具按钮42

1.7.4 应用42

1.8 PSpice8.0应用实例42

1.8.1 二极管电路的直流工作点分析42

1.8.2 共射极放大电路温度扫描分析43

1.8.3 乙类互补对称功放电路性能分析44

1.8.4 RC正弦波振荡电路性能分析45

1.8.5 二阶电压控制电压源低通滤波电路性能分析47

思考题与习题48

本章小结48

本章附录49

2 Multisim200154

2.1 Multisim2001简介54

2.1.1 概述54

2.1.2 Multisim2001的特点54

2.1.3 Multisim2001的结构54

2.1.4 Multisim2001操作界面54

2.1.5 Multisim2001环境设置57

2.2 创建电原理图的基本操作60

2.2.1 元器件选取操作60

2.2.2 启动放置元件的命令62

2.2.3 从In Use List中选取相同元器件62

2.2.4 使用虚拟元件62

2.2.5 线路的连接与连接点的放置65

2.2.6 放置总线66

2.2.7 子电路的创建与调用67

2.2.8 放置文字与文字描述框68

2.3 虚拟仪器69

2.3.1 概述69

2.3.2 虚拟仪器的使用69

2.4 Multisim2001的分析功能81

2.4.1 概述81

2.4.2 直流工作点分析81

2.4.3 交流分析83

2.4.4 瞬态分析85

2.4.5 傅里叶分析85

2.4.6 噪声分析87

2.4.7 失真分析88

2.4.8 直流扫描分析89

2.4.10 参数扫描分析90

2.4.9 灵敏度分析90

2.4.11 温度扫描分析91

2.4.12 极点－零点分析92

2.4.13 转移函数分析93

2.4.14 最坏情况分析94

2.4.15 蒙特卡罗分析95

2.4.16 铜箔宽度分析96

2.4.17 批处理分析97

2.4.18 RF分析98

2.5 Multisim2001应用实例99

2.5.1 电阻元件的伏安特性曲线测试99

2.5.2 动态电路测试101

2.5.3 晶体管单管放大电路测试103

2.5.4 A/D和D/A电路应用106

2.5.5 可调式方波—三角波函数发生器设计106

2.5.6 全减器的设计109

思考题与习题113

本章小结113

本章附录115

3 Protel 99SE电路原理图设计119

3.1 原理图设计准备工作119

3.1.1 设计流程119

3.1.2 新建设计数据库文件119

3.1.3 New Document对话框120

3.1.4 设置图纸环境121

3.2 各种工具栏和管理器124

3.2.1 主菜单栏介绍124

3.2.2 Schematic Tools工具栏124

3.2.3 Wiring Tools工具栏125

3.2.4 Drawing Tools工具栏126

3.2.5 其他工具栏126

3.3 绘制电路原理图127

3.2.7 Design Manager127

3.2.6 Status Bar和Command Status127

3.3.1 元件库的相关操作129

3.3.2 放置元件132

3.3.3 元件属性设置133

3.3.4 电路绘制工具136

3.3.5 一般绘图工具143

3.3.6 原理图编辑144

3.4 层次电路图设计148

3.4.1 自顶向下方式建立层次原理图149

3.4.2 自底向上方式建立层次原理图151

3.5 创建原理图元件152

3.5.1 库元件编辑器152

3.5.2 库元件编辑工具152

3.5.3 创建新的库元件153

3.5.4 库元件的管理155

3.6.1 ERC检查156

3.6 ERC检查、网络表、报表文件生成和原理图输出156

3.6.2 网络表文件的生成160

3.6.3 元件列表文件的生成161

3.6.4 原理图输出162

3.6.5 将原理图嵌入到Word文档中163

本章小结163

思考题与习题164

本章附录165

4 PCB印刷电路板设计167

4.1 PCB设计基本操作167

4.1.1 设计流程167

4.1.2 创建PCB文档168

4.1.3 工作窗口168

4.1.4 绘图工具170

4.1.5 参数设置173

4.2.2 创建和打开元件库178

4.2 制作PCB元件封装模型178

4.2.1 元件封装编辑环境178

4.2.3 使用向导创建新元件179

4.2.4 手工创建新元件182

4.3 印刷电路板设计183

4.3.1 规划电路板183

4.3.2 元件布局194

4.3.3 布线规则设置197

4.3.4 自动布线206

4.3.5 手工调整207

4.4 生成报表与打印211

4.4.1 生成报表211

4.4.2 PCB图的打印213

本章小结216

思考题与习题216

本章附录218

下篇 专用集成电路设计基础221

5 可编程逻辑器件221

5.1 可编程逻辑器件概述221

5.1.1 PLD的分类221

5.1.2 PLD的发展概况221

5.2 简单PLD的基本结构223

5.2.1 简单PLD的基本结构223

5.2.2 PLD的电路表示法224

5.2.3 PROM的PLD表示法224

5.2.4 PLA和PAL的PLD表示法224

5.2.5 可编程通用阵列逻辑器件的基本结构225

5.3 CPLD/FPGA的基本结构230

5.3.1 CPLD基本结构230

5.3.2 FPGA的基本结构231

5.4.1 概述233

5.4 Altera系列CPLD与FPGA器件233

5.4.2 FLEX10K系列235

5.4.3 典型CPLD器件——MAX7000系列244

5.4.4 MAX5000系列器件简介248

5.4.5 MAX9000系列器件简介249

5.4.6 APEX系列器件简介249

5.4.7 APEX Ⅱ系列器件简介250

5.5 Xilinx公司产品简介251

5.5.1 Xilinx公司的主要开发软件251

5.5.2 Xilinx公司的主要器件252

本章小结253

思考题与习题253

6 MAX+plus Ⅱ开发软件254

6.1 概述254

6.1.1 MAX+plus Ⅱ的安装254

6.1.2 MAX+plus Ⅱ的设计过程255

6.2 MAX+plus Ⅱ管理器258

6.2.1 工作界面259

6.2.2 菜单栏259

6.3 设计输入261

6.3.1 图形输入261

6.3.2 文本输入267

6.3.3 层次设计268

6.4 设计处理（器件选择、编译及管脚分配）269

6.4.1 准备编译269

6.4.2 运行编译273

6.5 设计检验（项目仿真）274

6.5.1 仿真分析274

6.5.2 定时分析278

6.6 器件编程279

思考题与习题282

本章小结282

7 Quartus Ⅱ开发软件283

7.1 概述283

7.1.1 Quartus Ⅱ4.1的安装283

7.1.2 Quartus Ⅱ4.1的授权许可设置284

7.2 设计输入285

7.2.1 QuartusⅡ软件设计流程285

7.2.2 图形编辑输入286

7.2.3 文本编辑输入290

7.2.4 创建工程291

7.3 设计处理293

7.3.1 编译设置293

7.3.2 编译294

7.3.3 仿真分析295

7.3.4 引脚锁定、下载和硬件测试297

7.4.1 创建底层设计文件300

7.4 层次设计300

7.4.2 创建图元301

7.4.3 创建顶层设计文件302

本章小结303

思考题与习题304

8 Verilog HDL硬件描述语言305

8.1 Verilog HDL概述305

8.1.1 Verilog HDL的特点305

8.1.2 Verilog HDL的基本结构305

8.2 Verilog HDL语言要素307

8.2.1 词法307

8.2.2 数据类型310

8.2.3 运算符313

8.2.4 运算符的优先级315

8.3 Verilog HDL基本语句315

8.3.1 过程语句316

8.3.2 块语句317

8.3.3 赋值语句319

8.3.4 条件语句320

8.3.5 循环语句323

8.3.6 编译向导325

8.3.7 任务与函数326

8.3.8 系统任务与系统函数328

8.3.9 延时模型的表示329

8.4 Verilog HDL的描述风格330

8.4.1 结构描述330

8.4.2 行为描述332

8.5 Verilog HDL设计实例333

8.5.1 组合逻辑电路设计实例333

8.5.2 时序逻辑电路设计实例335

8.5.3 有限状态机设计337

参考文献341