计算机体系结构PDF|Epub|txt|kindle电子书版本网盘下载

计算机体系结构PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一章 计算机体系结构的基本概念1

1．1 引论1

1．2 计算机体系结构的概念2

1．2．1 计算机系统中的层次概念3

1．2．2 计算机体系结构5

1．2．3 计算机组成和计算机实现技术6

1．3 计算机体系结构的发展9

1．3．1 存储程序计算机体系结构及其发展10

1．3．2 计算机的分代和分型14

1．3．3 应用需求的发展15

1．3．4 计算机实现技术的发展16

1．3．5 体系结构的生命周期17

1．4 计算机体系结构中并行性的发展18

1．4．1 并行性概念18

1．4．2 提高并行性的技术途径19

1．5 定量分析技术基础22

1．5．1 计算机性能的评测23

1．5．2 测试程序24

1．5．3 性能设计和评测的基本原则25

1．5．4 CPU的性能27

1．6 影响计算机体系结构的成本和价格因素29

1．6．1 集成电路的成本29

1．6．2 计算机系统的成本和价格31

1．7 小结34

习题一34

第二章 计算机指令集结构设计36

2．1 指令集结构的分类36

2．1．1 指令集结构的分类36

2．1．2 通用寄存器型指令集结构分类38

2．2 寻址技术40

2．3 指令集结构的功能设计44

2．3．1 CISC计算机指令集结构的功能设计45

2．3．2 RISC计算机指令集结构的功能设计47

2．3．3 控制指令48

2．4 操作数的类型、表示和大小51

2．5 指令集格式的设计52

2．5．1 寻址方式的表示方法53

2．5．2 指令集格式的选择53

2．6 编译技术与计算机体系结构设计54

2．6．1 现代编译器的结构和相关技术55

2．6．2 现代编译技术对计算机体系结构设计的影响59

2．6．3 计算机体系结构对当前编译技术的影响61

2．7 DLX指令集结构63

2．7．1 DLX指令集结构63

2．7．2 DLX指令集结构效能分析71

2．8 小结73

习题二74

第三章 流水线技术76

3．1 流水线的基本概念76

3．1．1 流水线的基本概念76

3．1．2 流水线的分类79

3．2 DLX的基本流水线82

3．2．1 DLX的一种简单实现82

3．2．2 基本的DLX流水线86

3．2．3 流水线性能分析90

3．3 流水线中的相关97

3．3．1 流水线的结构相关97

3．3．2 流水线的数据相关100

3．3．3 流水线的控制相关110

3．4 流水线计算机实例分析(MIPS R4000)118

3．4．1 MIPS R4000整型流水线118

3．4．2 MIPS R4000浮点流水线121

3．4．3 MIPS R4000流水线的性能分析122

3．5 向量处理机123

3．5．1 向量处理方式和向量处理机123

3．5．2 向量处理机实例分析126

3．6 小结129

习题三130

4．1 指令级并行的概念133

第四章 指令级并行133

4．1．1 循环展开调度的基本方法134

4．1．2 相关性138

4．2 指令的动态调度139

4．2．1 动态调度的原理140

4．2．2 动态调度算法之一：记分牌141

4．2．3 动态调度算法之二：Tomasulo算法147

4．3 控制相关的动态解决技术157

4．3．1 减少分支延迟：分支预测缓冲技术157

4．3．2 进一步减少分支延迟：分支目标缓冲160

4．3．3 基于硬件的推断执行163

4．4 多指令流出技术167

4．4．1 超标量技术168

4．4．2 多指令流出的动态调度170

4．4．3 超长指令字技术172

4．4．4 多流出处理器受到的限制173

4．5 小结175

习题四176

第五章 存储层次178

5．1 存储器的层次结构178

5．1．1 从单级存储器到多级存储器178

5．1．2 存储层次的性能参数179

5．1．3 “Cache-主存”和“主存-辅存”层次180

5．2 Cache基本知识182

5．1．4 存储层次的四个问题182

5．2．1 映象规则183

5．2．2 查找方法185

5．2．3 替换算法187

5．2．4 写策略188

5．2．5 Cache的结构190

5．2．6 Cache性能分析193

5．2．7 改进Cache性能198

5．3 降低Cache失效率的方法198

5．3．1 增加Cache块大小201

5．3．2 提高相联度203

5．3．3 Victim Cache205

5．3．4 伪相联Cache206

5．3．5 硬件预取技术208

5．3．6 由编译器控制的预取209

5．3．7 编译器优化212

5．4 减少Cache失效开销216

5．4．1 让读失效优先于写216

5．4．2 子块放置技术217

5．4．3 请求字处理技术218

5．4．4 非阻塞Cache技术219

5．4．5 采用两级Cache220

5．5．1 容量小，结构简单的Cache224

5．5 减少命中时间224

5．5．2 虚拟Cache225

5．5．3 写操作流水化227

5．5．4 Cache优化技术小结228

5．6 主存230

5．6．1 存储器技术230

5．6．2 提高主存性能的存储器组织结构232

5．7 虚拟存储器240

5．7．1 虚拟存储器基本原理240

5．7．2 快表(TLB)243

5．7．3 页面大小的选择244

5．8 进程保护和虚存实例245

5．8．1 进程保护246

5．8．2 页式虚存举例：Alpha AXP的存储管理和21064的TLB247

5．9 Alpha AXP 21064存储层次250

5．10 小结254

习题五255

第六章 输入输出系统257

6．1 概述257

6．2 存储设备258

6．2．1 磁盘设备258

6．2．2 磁带设备268

6．2．3 光盘设备269

6．3 总线272

6．3．1 总线分类273

6．3．2 总线基本工作原理273

6．3．3 总线使用274

6．3．4 总线标准和实例277

6．3．5 设备的连接279

6．3．6 CPU与I/O处理的匹配281

6．4 通道处理机281

6．4．1 通道的作用和功能281

6．4．2 通道的工作过程283

6．4．3 通道种类285

6．4．4 通道中的数据传送过程288

6．4．5 通道的流量分析290

6．5 I/O与操作系统291

6．5．1 I/O和Cache数据一致性291

6．5．2 DMA和虚拟存储器292

6．6 I/O系统设计293

6．7 小结298

习题六299

第七章 多处理机301

7．1 引言301

7．1．1 并行计算机体系结构的分类301

7．1．2 通信模型和存储器的结构模型303

7．1．3 通信机制的性能304

7．1．4 不同通信机制的优点305

7．1．5 并行处理面临的挑战306

7．1．6 并行程序的计算/通信比率308

7．2 多处理机的存储器体系结构308

7．2．1 集中式共享存储器体系结构308

7．2．2 分布式共享存储器体系结构314

7．3 互连网络319

7．3．1 互连网络的性能参数319

7．3．2 静态连接网络322

7．3．3 动态连接网络326

7．4．1 同步机制334

7．4 同步与通信334

7．4．2 大规模机器的同步340

7．5 并行化技术344

7．5．1 并行化的基本策略344

7．5．2 并行语言与编译器346

7．6 多处理机实例351

7．6．1 Challenge多处理机系统351

7．6．2 Origin 2000354

7．7 小结357

习题七358

主要参考文献360