EDA技术实用教程 VHDL版 第5版PDF|Epub|txt|kindle电子书版本网盘下载

EDA技术实用教程 VHDL版 第5版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 EDA技术概述1

1.1 EDA技术及其发展1

1.2 EDA技术实现目标3

1.3 硬件描述语言4

1.4 HDL综合6

1.5 自顶向下的设计技术8

1.6 EDA技术的优势10

1.7 EDA设计流程12

1.7.1 设计输入（原理图／HDL文本编辑）12

1.7.2 综合13

1.7.3 适配14

1.7.4 时序仿真与功能仿真14

1.7.5 编程下载15

1.7.6 硬件测试15

1.8 ASIC及其设计流程15

1.8.1 ASIC设计简介15

1.8.2 ASIC设计一般流程简述17

1.9 常用EDA工具18

1.9.1 设计输入编辑器19

1.9.2 HDL综合器19

1.9.3 仿真器20

1.9.4 适配器21

1.9.5 下载器22

1.10 Quartus Ⅱ概述22

1.11 IP核23

1.12 EDA技术发展趋势管窥25

习题26

第2章 FPGA与CPLD的结构原理27

2.1 PLD概述27

2.1.1 PLD的发展历程27

2.1.2 PLD分类28

2.2 简单PLD结构原理29

2.2.1 逻辑元件符号表示29

2.2.2 PROM结构原理30

2.2.3 PLA结构原理32

2.2.4 PAL结构原理33

2.2.5 GAL结构原理34

2.3 CPLD的结构原理36

2.4 FPGA的结构原理39

2.4.1 查找表逻辑结构39

2.4.2 Cyclone Ⅲ系列器件的结构原理40

2.5 硬件测试44

2.5.1 内部逻辑测试45

2.5.2 JTAG边界扫描45

2.6 PLD产品概述47

2.6.1 Altera公司的PLD器件47

2.6.2 Lattice公司的PLD器件49

2.6.3 Xilinx公司的PLD器件50

2.6.4 Actel公司的PLD器件51

2.6.5 Altera的FPGA配置方式51

2.7 CPLD/FPGA的编程与配置51

2.7.1 CPLD在系统编程52

2.7.2 FPGA配置方式52

2.7.3 FPGA专用配置器件53

2.7.4 使用单片机配置FPGA54

2.7.5 使用CPLD配置FPGA56

习题56

第3章 组合电路的VHDL设计57

3.1 多路选择器及其VHDL描述57

3.2 半加器及其VHDL描述61

3.3 4选1多路选择器及其VHDL描述66

3.3.1 4选1多路选择器及CASE语句表述方式66

3.3.2 CASE语句67

3.3.3 IEEE库预定义标准逻辑位与矢量69

3.3.4 其他预定义标准数据类型70

3.3.5 信号定义和数据对象71

3.3.6 并置操作符＆72

3.3.7 4选1多路选择器的VHDL不同描述方式72

3.4 全加器及其VHDL表述74

3.4.1 全加器设计及例化语句应用74

3.4.2 VHDL例化语句76

3.4.3 8位加法器设计及算术操作符应用77

3.5 乘法器及其VHDL表述79

3.5.1 统计位矢中含‘1’个数的电路模块设计79

3.5.2 FOR LOOP循环语句用法80

3.5.3 移位相加型乘法器的VHDL表述方法81

3.5.4 GENERIC参数定义语句82

3.5.5 整数数据类型82

3.5.6 省略赋值操作符83

3.5.7 移位操作符84

3.5.8 各类运算操作对数据类型的要求85

3.5.9 数据类型转换函数88

3.5.10 GENERIC参数传递映射语句92

习题93

第4章 时序仿真与硬件实现96

4.1 VHDL程序输入与仿真测试96

4.1.1 编辑和输入设计文件96

4.1.2 创建工程97

4.1.3 全程编译前约束项目设置98

4.1.4 全程综合与编译99

4.1.5 仿真测试101

4.1.6 RTL图观察器应用103

4.2 引脚锁定与硬件测试103

4.2.1 引脚锁定103

4.2.2 编译文件下载104

4.2.3 JTAG间接编程模式106

4.2.4 USB-Blaster驱动程序安装方法107

4.3 电路原理图设计流程107

4.4 HDL版本设置及Analysis ＆ Synthesis功能110

4.5 利用属性表述实现引脚锁定111

4.6 keep属性应用112

4.7 SignalProbe使用方法113

4.8 宏模块逻辑功能查询114

习题115

实验与设计116

4-1 多路选择器设计实验116

4-2 8位加法器设计实验116

4-3 8位硬件乘法器设计实验117

4-4 十六进制7段数码显示译码器设计117

第5章 时序电路的VHDL设计119

5.1 基本时序元件的VHDL表述119

5.1.1 D触发器的VHDL描述119

5.1.2 含异步复位和时钟使能的D触发器及其VHDL表述122

5.1.3 含同步复位控制的D触发器及其VHDL表述123

5.1.4 基本锁存器及其VHDL表述124

5.1.5 含清0控制的锁存器及其VHDL表述127

5.1.6 VHDL实现时序电路的不同表述127

5.1.7 双边沿触发时序电路设计讨论129

5.2 计数器的VHDL设计129

5.2.1 4位二进制加法计数器设计129

5.2.2 计数器更常用的VHDL表达方式130

5.2.3 实用计数器的VHDL设计132

5.3 移位寄存器的VHDL设计136

5.4 属性描述与定义语句137

习题140

实验与设计141

5-1 高速硬件除法器设计141

5-2 移位相加型8位硬件乘法器设计142

5-3 半整数与奇数分频器设计143

5-4 不同类型的移位寄存器设计实验145

第6章 Quartus Ⅱ应用深入146

6.1 时序电路硬件设计与仿真示例146

6.1.1 编辑电路、创建工程和仿真测试146

6.1.2 FPGA硬件测试147

6.2 SignalTap Ⅱ的使用方法148

6.3 编辑SignalTap Ⅱ的触发信号152

6.4 Fitter Settings项设置153

6.5 功能块Chip Planner应用153

6.5.1 Chip Planner应用流程说明154

6.5.2 Chip Planner说明155

6.6 Synplify的应用及接口方法156

6.6.1 Synplify使用流程156

6.6.2 Synplify与Quartus Ⅱ接口159

习题161

实验与设计161

6-1 计数器设计实验161

6-2 数码扫描显示电路设计162

6-3 串行静态显示控制电路设计162

6-4 基于VHDL代码的频率计设计163

6-5 VGA彩条信号显示控制电路设计164

第7章 宏功能模块应用169

7.1 计数器LPM模块调用169

7.1.1 计数器模块文本的调用与参数设置169

7.1.2 创建工程与仿真测试172

7.2 利用属性控制乘法器的构建173

7.3 LPM随机存储器的设置和调用174

7.3.1 存储器初始化文件174

7.3.2 LPM_RAM的设置和调用175

7.3.3 仿真测试RAM宏模块178

7.3.4 VHDL的存储器描述及相关属性178

7.3.5 数据类型定义语句179

7.3.6 存储器配置文件属性定义和结构设置183

7.4 LPM ROM的定制和使用示例184

7.4.1 LPM ROM的定制调用和测试184

7.4.2 简易正弦信号发生器设计185

7.4.3 正弦信号发生器硬件实现和测试186

7.5 在系统存储器数据读写编辑器应用187

7.6 LPM嵌入式锁相环调用188

7.7 In-System Sources and Probes Editor使用方法191

7.8 NCO核数控振荡器使用方法193

7.9 FIR核使用方法195

7.10 DDS实现原理与应用197

7.10.1 DDS原理197

7.10.2 DDS信号发生器设计示例199

习题201

实验与设计201

7-1 查表式硬件运算器设计201

7-2 正弦信号发生器设计202

7-3 DDS正弦信号发生器设计202

7-4 简易逻辑分析仪设计202

7-5 移相信号发生器设计204

7-6 VGA简单图像显示控制模块设计205

第8章 VHDL设计深入207

8.1 数据对象207

8.1.1 常数207

8.1.2 变量208

8.1.3 信号209

8.1.4 进程中的信号赋值与变量赋值211

8.2 含高阻输出的电路设计216

8.2.1 三态门设计216

8.2.2 双向端口的设计方法217

8.2.3 三态总线电路设计218

8.3 顺序语句归纳220

8.3.1 进程语句格式220

8.3.2 进程结构组成221

8.3.3 进程要点221

8.4 并行赋值语句讨论222

8.5 IF语句概述223

8.6 仿真延时225

8.6.1 固有延时225

8.6.2 传输延时226

8.6.3 仿真δ227

8.7 VHDL的描述风格227

8.7.1 RTL描述227

8.7.2 行为描述228

8.7.3 数据流描述229

8.7.4 结构描述229

习题230

实验与设计230

8-1 4×4阵列键盘键信号检测电路设计230

8-2 乐曲硬件演奏电路设计231

8-3 PS2键盘控制模型电子琴电路设计234

8-4 直流电机综合测控系统设计237

8-5 AM幅度调制信号发生器设计239

第9章 VHDL设计优化241

9.1 资源优化241

9.1.1 资源共享241

9.1.2 逻辑优化243

9.1.3 串行化244

9.2 速度优化245

9.2.1 流水线设计246

9.2.2 寄存器配平248

9.2.3 关键路径法249

9.2.4 乒乓操作法250

9.2.5 加法树法251

习题251

实验与设计252

9-1 采用流水线技术设计高速数字相关器252

9-2 线性反馈移位寄存器设计253

9-3 SPWM脉宽调制控制系统设计254

9-4 数字彩色液晶显示控制电路设计256

第10章 VHDL有限状态机设计257

10.1 VHDL状态机的一般形式257

10.1.1 状态机的特点与优势257

10.1.2 状态机的一般结构258

10.1.3 状态机设计初始约束与表述262

10.2 Moore型有限状态机的设计263

10.2.1 多进程结构状态机263

10.2.2 序列检测器之状态机设计267

10.3 Mealy型有限状态机的设计268

10.4 状态编码272

10.4.1 直接输出型编码272

10.4.2 顺序编码274

10.4.3 一位热码状态编码275

10.4.4 状态编码设置275

10.5 安全状态机设计277

10.5.1 程序直接导引法277

10.5.2 状态编码监测法278

10.5.3 借助EDA优化控制工具生成安全状态机279

10.6 硬件数字技术排除毛刺279

10.6.1 延时方式279

10.6.2 逻辑方式去毛刺281

10.6.3 定时方式去毛刺282

习题283

实验与设计283

10-1 序列检测器设计283

10-2 并行ADC采样控制电路实现与硬件验证284

10-3 数据采集模块设计285

10-4 五功能智能逻辑笔设计286

10-5 通用异步收发器UART设计287

10-6 串行ADC/DAC采样或信号输出控制电路设计289

10-7 硬件消抖动电路设计289

第11章 16位实用CPU创新设计290

11.1 KX9016的结构与特色290

11.2 KX9016基本硬件系统设计292

11.2.1 单步节拍发生模块292

11.2.2 运算器294

11.2.3 比较器295

11.2.4 基本寄存器与寄存器阵列组296

11.2.5 移位器299

11.2.6 程序与数据存储器300

11.3 KX9016v1指令系统设计301

11.3.1 指令格式301

11.3.2 指令操作码302

11.3.3 软件程序设计实例303

11.3.4 KX9016v1控制器设计305

11.3.5 指令设计实例详解309

11.4 KX9016的时序仿真与硬件测试310

11.4.1 时序仿真与指令执行波形分析310

11.4.2 CPU工作情况的硬件测试312

11.5 KX9016应用程序设计实例和系统优化314

11.5.1 除法算法及其硬件实现315

11.5.2 乘法算法及其硬件实现315

11.5.3 KX9016v1的硬件系统优化317

习题318

实验与设计319

11-1 16位CPU验证性设计综合实验319

11-2 新指令设计及程序测试实验319

11-3 16位CPU的优化设计与创新320

11-4 CPU创新设计竞赛321

第12章 MCU与FPGA片上系统开发323

12.1 FPGA扩展MCU开发技术323

12.1.1 FPGA扩展方案及其系统设计技术324

12.1.2 基于单片机IP软核的SOC设计方案327

12.2 基于单片机核的FPGA片上系统设计330

实验与设计333

12-1 脉宽／占空比／等精度频率多功能测试仪设计333

第13章 VHDL语法补充说明340

13.1 VHDL库340

13.1.1 库的种类340

13.1.2 库的用法342

13.2 VHDL程序包343

13.3 VHDL文字规则补充说明346

13.3.1 数字346

13.3.2 字符串346

13.3.3 标识符及其表述规则347

13.3.4 下标名348

13.4 子程序348

13.4.1 函数349

13.4.2 重载函数351

13.4.3 决断函数354

13.4.4 过程354

13.4.5 重载过程356

13.5 数据类型357

13.6 VHDL操作符补充说明359

13.6.1 逻辑操作符359

13.6.2 关系操作符360

13.6.3 算术操作符360

13.7 VHDL基本语句补充说明362

13.7.1 NEXT语句362

13.7.2 EXIT语句363

13.7.3 WAIT语句364

13.7.4 子程序调用语句367

13.7.5 RETURN语句369

13.8 VHDL并行语句补充说明370

13.8.1 并行信号赋值语句371

13.8.2 块语句371

13.8.3 并行过程调用语句372

13.8.4 生成语句374

13.8.5 REPORT语句376

13.8.6 断言语句377

习题379

第14章 VHDL Test Bench仿真380

14.1 VHDL行为仿真流程381

14.2 VHDL测试基准实例383

14.3 VHDL Test Bench测试流程385

习题388

实验与设计388

14-1 在ModelSim上对VHDL Test Bench进行仿真388

附录 EDA开发系统及相关软硬件390

参考文献396