图书介绍
可编程逻辑器件开发软件Quartus IIPDF|Epub|txt|kindle电子书版本网盘下载
- 郑亚民，董晓舟编著 著
- 出版社： 北京：国防工业出版社
- ISBN：7118047112
- 出版时间：2006
- 标注页数：288页
- 文件大小：54MB
- 文件页数：298页
- 主题词：可编程逻辑器件－应用软件，Quartus 2
PDF下载
下载说明
可编程逻辑器件开发软件Quartus IIPDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 概述1
1.1 EDA技术1
1.1.1 EDA技术发展1
1.1.2 EDA设计方法2
1.1.3 EDA设计层次3
1.2 可编程逻辑器件概述4
1.2.1 可编程逻辑器件发展4
1.2.3 可编程逻辑器件设计流程5
1.2.2 可编程逻辑器件常用开发软件5
第2章 FPGA/CPLD结构与应用8
2.1 可编程逻辑器件基础8
2.1.1 逻辑电路符号表示方法8
2.1.2 可编程逻辑器件的分类8
2.1.3 简单PLD原理9
2.2 复杂可编程逻辑器件12
2.2.1 CPLD结构与原理12
2.2.2 FPGA结构与原理15
2.2.3 CPLD和FPGA特点总结20
2.2.4 FPGA/CPLD的发展趋势21
2.3 Altera新型器件简介22
2.3.1 低成本FPGA——Cyclone Ⅱ22
2.3.2 高性能、高密度FPGA——Stratix Ⅱ26
2.3.3 低成本、低功耗CPLD——MAX Ⅱ34
2.4 编程与配置37
2.4.1 Altera FPGA的配置方式37
2.4.2 配置过程38
2.4.3 Altera配置器件39
2.4.4 ByteBlaster Ⅱ下载电缆41
2.4.5 Quartus Ⅱ软件支持42
第3章 VHDL基础46
3.1 简介46
3.1.1 VHDL的出现46
3.1.2 VHDL的主要优点46
3.2 VHDL程序基本结构47
3.2.1 实体描述48
3.3 VHDL的库和包50
3.2.2 结构体描述50
3.3.1 VHDL库的种类和使用52
3.3.2 程序包52
3.3.3 库和程序包的引用53
3.4 VHDL的基本词法53
3.4.1 标识符53
3.4.2 数据对象54
3.4.3 数据类型56
3.4.4 运算符58
3.4.5 VHDL表达式60
3.5 VHDL的基本语法60
3.5.1 并行描述语句60
3.5.2 顺序描述语句63
3.5.3 结构描述语句69
3.6 简单逻辑电路的VHDL描述71
3.6.1 译码器71
3.6.2 三态门72
3.6.3 电位型触发器73
3.6.4 钟控型触发器74
第4章 Quartus Ⅱ使用入门76
4.1 Quartus Ⅱ简介76
4.1.1 Quartus Ⅱ的设计流程76
4.1.2 Quartus Ⅱ的设计特点77
4.1.3 Quartus Ⅱ的图形用户界面78
4.2 Quartus Ⅱ使用方法79
4.2.1 设计输入79
4.2.2 编译85
4.2.3 仿真87
4.2.4 配置器件90
4.2.5 原理图输入方式92
4.3 使用Quartus Ⅱ设计数字逻辑99
4.3.1 层次化设计方法——3分频器设计99
4.3.2 有限状态机设计——A/D采样控制器设计105
第5章 Quartus Ⅱ使用进阶114
5.1 设计输入与约束114
5.1.1 预备知识115
5.1.2 设计输入118
5.1.3 设计约束146
5.2 编译148
5.2.1 综合150
5.2.2 布局布线153
5.3 仿真与硬件验证155
5.3.1 仿真155
5.3.2 SignalTap Ⅱ在系统分析工具158
5.4 Altera的IP Core161
第6章 Quartus Ⅱ与第三方EDA工具164
6.1 Quartus Ⅱ对第三方EDA工具的支持164
6.1.1 Quartus Ⅱ支持的第三方EDA工具164
6.1.2 Quartus Ⅱ与第三方EDA工具协同设计流程165
6.2 Synplify/Synplify Pro综合工具165
6.2.1 Synplify Pro驱动的设计流程165
6.2.2 Quartus Ⅱ驱动的设计流程173
6.3 ModelSim仿真工具175
6.3.1 使用ModelSim进行功能仿真176
6.3.3 ModelSim与Quartus Ⅱ结合的仿真流程183
6.3.2 Altera仿真库的指定183
第7章 LogicLock设计方法186
7.1 LogicLock简介186
7.1.1 LogicLock区域187
7.1.2 反标注布局布线信息188
7.2 应用LogicLock方法设计流水线乘法器189
7.2.1 开始前的准备189
7.2.2 创建LogicLock区域190
7.2.3 指定LogicLock区域的逻辑内容194
7.2.4 反标注LogicLock区域195
7.2.5 导出LogicLock约束197
7.2.6 在顶层设计中使用导入LogicLock约束信息198
7.2.7 查看LogicLock设计结果201
第8章 DSP Builder设计工具203
8.1 DSP Builder设计流程203
8.1.1 Matlab/Simulink简介203
8.1.2 DSP Builder设计流程203
8.2.1 设计内容205
8.2.2 建立Simulink模型205
8.2 简单的DSP Builder设计实例205
8.2.3 系统级仿真213
8.2.4 使用ModelSim进行RTL仿真216
8.2.5 自动完成综合适配流程220
8.2.6 手动流程下的设计综合221
8.2.7 使用Quartus Ⅱ进行时序仿真224
8.2.8 将DSP Builder设计作为模块调用226
8.3.2 位宽设计规则227
8.3.1 DSP Builder命名规范227
8.3 DSP Builder设计规则227
8.3.3 关于数据转换的说明228
8.3.4 频率设计规则229
8.3.5 Goto和From模块234
8.3.6 层次化设计234
8.4 在DSP Builder中使用IP核236
第9章 Nios Ⅱ SOPC嵌入式系统设计238
9.1 Nios Ⅱ处理器简介238
9.1.1 Nios Ⅱ软核处理器的特性238
9.1.2 使用Nios Ⅱ实现SOPC的特点240
9.2 简单SOPC设计实例243
9.2.1 SOPC设计流程243
9.2.2 设计内容及步骤244
9.2.3 建立Quartus Ⅱ工程245
9.2.4 使用SOPC Builder创建NiosⅡ硬件系统246
9.2.5 编译Nios Ⅱ系统并配置到目标器件254
9.2.6 使用Nios Ⅱ IDE开发软件系统257
9.3 基于HAL的软件开发262
9.3.1 使用HAL开发Nios Ⅱ软件程序263
9.3.2 HAL设计实例264
9.4 MicroC/OS-Ⅱ基础268
9.5 用户自定义元件272
9.5.1 用户自定义元件开发流程272
9.5.2 自定义PWM元件274
9.6 用户自定义指令280
9.6.1 用户自定义指令开发流程280
9.6.2 自定义指令实例281
参考文献287
光盘说明288