EDA技术实用教程 第2版PDF|Epub|txt|kindle电子书版本网盘下载

EDA技术实用教程 第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概述1

1.1 EDA技术及其发展1

1.2 EDA技术实现目标3

1.3硬件描述语言VHDL4

1.4 VHDL综合5

1.5基于VHDL的自顶向下设计方法7

1.6 EDA与传统电子设计方法的比较10

1.7 EDA的发展趋势12

习题14

第2章 EDA设计流程及其工具15

2.1 FPGA/CPLD设计流程15

2.1.1设计输入（原理图/HDL文本编辑）15

2.1.2综合17

2.1.3适配17

2.1.4时序仿真与功能仿真17

2.1.5编程下载18

2.1.6硬件测试18

2.2 ASIC及其设计流程18

2.2.1 ASIC设计方法19

2.2.2一般ASIC设计的流程20

2.3常用EDA工具22

2.3.1设计输入编辑器22

2.3.2 HDL综合器23

2.3.3仿真器24

2.3.4适配器（布局布线器）25

2.3.5下载器（编程器）25

2.4 MAX＋plus Ⅱ概述25

2.5 IP核27

习题29

第3章 FPGA/CPLD结构与应用30

3.1概述30

3.1.1可编程逻辑器件的发展历程30

3.1.2可编程逻辑器件的分类31

3.2简单PLD原理32

3.2.1电路符号表示32

3.2.2 PROM33

3.2.3 PLA35

3.2.4 PAL36

3.2.5 GAL37

3.3 CPLD结构与工作原理40

3.4 FPGA结构与工作原理44

3.4.1查找表44

3.4.2 FLEX10K系列器件44

3.5 FPGA/CPLD测试技术49

3.5.1内部逻辑测试49

3.5.2 JTAG边界扫描测试50

3.5.3嵌入式逻辑分析仪53

3.6 FPGA/CPLD产品概述54

3.6.1 Lattice公司CPLD器件系列54

3.6.2 Xilinx公司的FPGA和CPLD器件系列55

3.6.3 Altera公司FPGA和CPLD器件系列57

3.6.4 Actel公司的FPGA器件系列60

3.6.5 Altera公司的FPGA配置方式与器件系列60

3.7 CPLD和FPGA的编程与配置61

3.7.1 CPLD的ISP方式编程62

3.7.2使用PC并行口配置FPGA63

3.7.3使用专用配置器件配置FPGA65

3.7.4使用单片机配置FPGA67

3.7.5使用CPLD配置FPGA68

习题68

实验与设计69

3-1单片机或CPLD及EPROM配置FPGA电路设69

第4章 VHDL设计初步70

4.1多路选择器VHDL描述70

4.1.1 2选1多路选择器的VHDL描述70

4.1.2 VHDL相关语法说明72

4.1.3 VHDL设计的基本概念和语句小节76

4.2寄存器描述及其VHDL语言现象77

4.2.1 D触发器的VHDL描述77

4.2.2 D触发器VHDL描述的语言现象说明78

4.2.3实现时序电路的VHDL不同表达方式82

4.2.4异步时序电路设计85

4.3 1位二进制全加器的VHDL设计86

4.3.1半加器描述和CASE语句88

4.3.2全加器描述和例化语句90

4.3.3 VHDL设计基本概念和语言现象小节92

4.4 VHDL文本输入设计方法初步92

4.4.1编辑输入并保存VHDL源文件92

4.4.2将当前设计设定为工程和选定目标器件94

4.4.3选择VHDL文本编译版本号和排错95

4.4.4时序仿真96

4.4.5设计项目的其他信息和资源配置100

4.4.6引脚锁定101

4.4.7编程下载和测试102

4.4.8设计流程归纳103

4.4.9 MAX＋plus Ⅱ在Windows 2000/XP上的安装设置104

习题105

实验与设计106

4-1简单组合电路的设计106

4-2简单时序电路的设计107

第5章 VHDL设计进阶108

5.1 4位加法计数器的VHDL描述108

5.1.1 4位加法计数器108

5.1.2整数、自然数和正整数数据类型109

5.1.3 4位加法计数器的另一种表达方式110

5.2不同工作方式的时序电路设计112

5.2.1相关语法112

5.2.2带有复位和时钟使能的十进制计数器113

5.2.3带有并行置位的移位寄存器115

5.3数据对象DATA OBJECTS116

5.3.1常数（CONSTANT）117

5.3.2变量（VARIABLE）117

5.3.3信号（SIGNAL）118

5.3.4进程中的信号与变量赋值语句119

5.4双向电路和三态控制电路设计127

5.4.1三态门设计127

5.4.2双向端口设计128

5.4.3三态总线电路设计130

5.4.4顺序条件语句IF语句132

5.5进程语句结构135

5.5.1进程语句格式135

5.5.2 PROCESS组成136

5.5.3进程要点136

5.6仿真延时139

5.6.1固有延时139

5.6.2传输延时140

5.6.3仿真δ140

习题141

实验与设计142

5-1设计含异步清零和同步时钟使能的加法计数器142

5-2 7段数码显示译码器设计142

5-3 8位数码扫描显示电路设计144

5-4 数控分频器的设计146

5-5 8位十六进制频率计设计147

5-6 32位并进/并出移位寄存器设计151

第6章 原理图输入设计方法152

6.1原理图方式设计初步152

6.2较复杂电路的原理图设计156

6.2.1设计有时钟使能的2位十进制计数器156

6.2.2频率计主结构电路设计158

6.2.3测频时序控制电路设计159

6.2.4频率计顶层电路设计160

6.3参数可设置LPM宏功能块应用161

6.3.1基于LPM_COUNTER的数控分频器设计161

6.3.2基于LPM_ROM的4位乘法器设计162

6.4波形输入设计方法165

习题166

实验与设计167

6-1用原理图输入法设计8位全加器167

6-2用原理图输入法设计较复杂数字系统167

6-3 LPM模块使用168

第7章 有限状态机设计与LPM应用169

7.1一般有限状态机的设计169

7.1.1用户自定义数据类型定义语句169

7.1.2为什么要使用状态机171

7.1.3一般有限状态机的设计172

7.2 Moore型有限状态机的设计175

7.2.1多进程有限状态机176

7.2.2单进程Moore型有限状态机180

7.3 Mealy型有限状态机的设计182

7.4状态编码185

7.4.1状态位直接输出型编码185

7.4.2顺序编码187

7.4.3一位热码编码（One-Hot Encoding）188

7.5状态机剩余状态处理189

7.6 LPM模块的VHDL文本方式调用191

7.6.1 A/D采样系统顶层电路设计191

7.6.2编辑定制LPM_RAM模块192

7.6.3双口RAM定制194

7.6.4正弦信号发生器设计与LPM ROM定制195

7.6.5编辑定制LPM_FIFO模块199

7.6.6 LPM_FIFO定制文件的仿真测试201

习题202

实验与设计204

7-1用状态机实现序列检测器的电路设计204

7-2用状态机实现对ADC0809的采样控制电路204

7-3波形发生与扫频信号发生器电路设计205

7-4简易存储示波器设计206

7-5用比较器和D/A器件实现A/D转换功能的电路设计209

第8章 VHDL结构与要素211

8.1实体211

8.1.1实体语句结构211

8.1.2 GENERIC类属说明语句211

8.1.3类属映射语句213

8.1.4 PORT（端口）说明214

8.2结构体214

8.3子程序215

8.3.1函数（FUNCTION）216

8.3.2重载函数（OVERLOADED FUNCTION）218

8.3.3过程（PROCEDURE）221

8.3.4重载过程（OVERLOADED PROCEDURE）222

8.4 VHDL库223

8.4.1库的种类224

8.4.2库的用法225

8.5 VHDL程序包225

8.6配置228

8.7 VHDL文字规则229

8.7.1数字229

8.7.2字符串229

8.7.3标识符230

8.7.4下标名230

8.8数据类型231

8.8.1 VHDL的预定义数据类型231

8.8.2 IEEE预定义标准逻辑位与矢量233

8.8.3其他预定义标准数据类型234

8.8.4数组类型235

8.9 VHDL操作符237

8.9.1逻辑操作符237

8.9.2关系操作符239

8.9.3算术操作符241

习题244

实验与设计245

8-1移位相加8位硬件乘法器电路设计245

8-2乐曲硬件演奏电路设计250

8-3乒乓球游戏电路设计255

第9章 VHDL基本语句262

9.1顺序语句262

9.1.1赋值语句262

9.1.2 IF语句262

9.1.3 CASE语句263

9.1.4 LOOP语句266

9.1.5 NEXT语句267

9.1.6 EXIT语句268

9.1.7 WAIT语句269

9.1.8子程序调用语句272

9.1.9返回语句（RETURN）274

9.1.10空操作语句（NULL）275

9.2 VHDL并行语句275

9.2.1并行信号赋值语句276

9.2.2块语句279

9.2.3并行过程调用语句281

9.2.4元件例化语句282

9.2.5生成语句283

9.3属性描述与定义语句288

习题291

实验与设计293

9-1 VGA彩条信号显示控制器设计293

9-2 VGA图像显示控制器设计298

9-3循环冗余校验（CRC）模块设计300

9-4 EDA技术在步进电机细分驱动控制中的应用302

9-5直流电机PWM控制的FPGA实现308

第10章 设计优化和设计方法311

10.1面积优化311

10.1.1资源共享311

10.1.2逻辑优化313

10.1.3串行化314

10.2速度优化317

10.2.1流水线设计317

10.2.2寄存器配平320

10.2.3关键路径法320

10.3使用MAX＋plus Ⅱ优化设计321

10.3.1全局逻辑综合选项321

10.3.2时间需求选项323

10.3.3打包325

10.3.4局部逻辑综合选项327

10.3.5探针的使用329

10.4其他设置330

10.4.1 Slow Slew Rate设置331

10.4.2 FPGA配置器件设置与编程331

10.4.3编程文件转换333

10.4.4手工分配逻辑宏单元LC333

习题334

实验与设计336

10-1采用流水线技术设计高速数字相关器336

10-2线性反馈移位寄存器（LFSR）设计337

10-3直接数字式频率合成器（DDS）设计338

10-4数控移相正弦信号发生器设计344

第11章 EDA工具软件接口346

11.1 EDA软件接口流程346

11.2 Synplify与MAX＋plus Ⅱ的接口347

11.3 ModelSim与MAX＋plus Ⅱ的接口352

习题360

实验与设计360

11-1 EDA工具接口实验360

11-2 采用高速ADC TLC5510的简易存储示波器设计360

第12章 电子系统设计实践368

12.1等精度频率计设计368

12.1.1主系统组成368

12.1.2测频原理369

12.1.3 FPGA/CPLD开发的VHDL设计370

12.1.4测试与设计步骤374

12.1.5相位测试375

12.2使用IP Core设计FIR滤波器376

习题380

实验与设计381

12-1多功能测试仪设计381

12-2 FIR滤波器设计381

附录382

附录1 部分习题参考答案382

附录2 EDA实验开发系统使用介绍398

主要参考文献406