图书介绍
EDA技术与Verilog HDL设计PDF|Epub|txt|kindle电子书版本网盘下载
- 王金明，徐志军，苏勇编著 著
- 出版社： 北京：电子工业出版社
- ISBN：9787121204814
- 出版时间：2013
- 标注页数：360页
- 文件大小：148MB
- 文件页数：369页
- 主题词：电子电路－计算机辅助设计－应用软件－高等学校－教材；硬件描述语言－程序设计－高等学校－教材
PDF下载
下载说明
EDA技术与Verilog HDL设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 EDA技术概述1
1.1 EDA技术及其发展历程1
1.2 EDA技术的特征和优势3
1.2.1 EDA技术的特征3
1.2.2 EDA技术的优势5
1.3 EDA设计的目标和流程7
1.3.1 EDA设计的目标7
1.3.2 EDA设计的流程8
1.3.3 数字集成电路的设计8
1.3.4 模拟集成电路的设计10
1.4 EDA技术与ASIC设计10
1.4.1 ASIC的特点与分类10
1.4.2 ASIC的设计方法11
1.4.3 SoC设计13
1.5 硬件描述语言16
1.5.1 VHDL16
1.5.2 Verilog HDL17
1.5.3 ABEL-HDL18
1.5.4 VerilogHDL和VHDL的比较18
1.6 EDA设计工具19
1.6.1 EDA设计工具分类19
1.6.2 EDA公司及其工具介绍21
1.7 EDA技术的发展趋势23
习题125
第2章 可编程逻辑器件基础26
2.1 概述26
2.1.1 可编程逻辑器件的发展历程26
2.1.2 可编程逻辑器件的分类27
2.1.3 可编程逻辑器件的优势29
2.1.4 可编程逻辑器件的发展趋势30
2.2 PLD器件的基本结构31
2.2.1 基本结构31
2.2.2 电路符号32
2.2.3 PROM34
2.2.4 PLA35
2.2.5 PAL36
2.2.6 GAL36
2.3 CPLD/FPGA器件概述38
2.3.1 Lattice的CPLD/FPGA38
2.3.2 Xilinx的CPLD/FPGA39
2.3.3 Altera的CPLD/FPGA40
2.3.4 CPLD和FPGA的异同42
2.4 可编程逻辑器件的基本资源43
2.4.1 功能单元43
2.4.2 I/O引脚43
2.4.3 布线资源44
2.4.4 片内RAM46
2.5 可编程逻辑器件的编程元件46
2.5.1 熔丝型开关47
2.5.2 反熔丝型开关47
2.5.3 浮栅编程元件48
2.5.4 基于SRAM的编程元件50
2.6 可编程逻辑器件的设计与开发51
2.6.1 CPLD/FPGA设计流程51
2.6.2 CPLD/FPGA开发工具53
2.6.3 CPLD/FPGA的应用选择55
2.7 可编程逻辑器件的测试技术57
2.7.1 边界扫描测试原理58
2.7.2 IEEE1149.1标准58
2.7.3 边界扫描策略及相关工具62
习题262
第3章 典型FPGA/CPLD的结构与配置63
3.1 Stratix高端FPGA系列63
3.1.1 Stratix器件63
3.1.2 StratixⅡ器件65
3.2 Cyclone低成本FPGA系列68
3.2.1 Cyclone器件68
3.2.2 Cyclone Ⅱ器件73
3.3 典型CPLD器件79
3.3.1 MAX Ⅱ器件79
3.3.2 MAX7000器件80
3.4 FPGA/CPLD的配置82
3.4.1 CPLD器件的配置83
3.4.2 FPGA器件的配置83
习题388
第4章 Quartus Ⅱ集成开发工具89
4.1 Quartus Ⅱ原理图设计89
4.1.1 半加器原理图设计输入89
4.1.2 编译与仿真92
4.1.3 1位全加器编译与仿真96
4.2 Quartus Ⅱ的优化设置97
4.2.1 分析与综合设置97
4.2.2 优化布局布线99
4.2.3 设计可靠性检查104
4.3 Quartus Ⅱ的时序分析105
4.3.1 时序设置与分析105
4.3.2 时序逼近106
4.4 基于宏功能模块的设计108
4.4.1 Megafunctions库108
4.4.2 Maxplus2库113
4.4.3 Primitives库114
习题4115
实验与设计117
第5章 Verilog HDL语法与要素132
5.1 Verilog HDL简介132
5.2 Verilog HDL模块的结构133
5.3 VerilogHDL语言要素136
5.4 常量138
5.4.1 整数138
5.4.2 实数139
5.4.3 字符串140
5.5 数据类型141
5.5.1 net型141
5.5.2 variable型142
5.6 参数144
5.7 向量145
5.8 运算符147
习题5152
实验与设计152
第6章 Verilog HDL行为语句157
6.1 过程语句157
6.1.1 always过程语句158
6.1.2 initial过程语句161
6.2 块语句162
6.2.1 串行块begin-end162
6.2.2 并行块fork-join163
6.3 赋值语句163
6.3.1 持续赋值与过程赋值163
6.3.2 阻塞赋值与非阻塞赋值165
6.4 条件语句166
6.4.1 if-else语句166
6.4.2 case语句168
6.5 循环语句172
6.5.1 for语句172
6.5.2 repeat、while、forever语句173
6.6 编译指示语句175
6.7 任务与函数177
6.7.1 任务177
6.7.2 函数178
6.8 顺序执行与并发执行181
习题6182
实验与设计183
第7章 Verilog HDL设计的层次与风格187
7.1 Verilog HDL设计的层次187
7.2 门级结构描述187
7.2.1 VerilogHDL内置门元件188
7.2.2 门级结构描述190
7.3 行为描述191
7.4 数据流描述192
7.5 不同描述风格的设计193
7.5.1 半加器设计193
7.5.2 1位全加器设计194
7.5.3 4位加法器设计196
7.6 多层次结构电路的设计196
7.7 基本组合电路设计199
7.7.1 编译码器199
7.7.2 其他组合电路201
7.8 基本时序电路设计201
7.8.1 触发器201
7.8.2 锁存器与寄存器202
7.8.3 计数器与串／并转换器204
7.8.4 简易微处理器204
7.9 三态逻辑设计206
习题7208
实验与设计208
第8章 Verilog HDL设计进阶213
8.1 小数分频213
8.2 Verilog HDL有限状态机设计215
8.2.1 有限状态机的VerilogHDL描述216
8.2.2 状态编码221
8.2.3 状态编码的定义222
8.3 字符液晶显示控制224
8.3.1 字符液晶H1602B224
8.3.2 用状态机实现字符显示控制227
8.4 VGA图像的显示与控制230
8.4.1 VGA图像显示原理与时序230
8.4.2 VGA图像显示与控制的实现234
8.5 点阵式液晶显示控制239
8.6 乐曲演奏电路244
习题8249
实验与设计251
第9章 Verilog HDL仿真与测试268
9.1 系统任务与系统函数268
9.2 用户自定义元件272
9.2.1 组合电路UDP元件273
9.2.2 时序逻辑UDP元件274
9.3 延时模型的表示276
9.3.1 时间标尺定义timescale276
9.3.2 延时的表示与延时说明块277
9.4 测试平台278
9.5 组合电路和时序电路的仿真281
9.5.1 组合电路的仿真281
9.5.2 时序电路的仿真283
习题9283
实验与设计284
第10章 Verilog HDL数字设计实例290
10.1 加法器的Verilog HDL设计实例290
10.1.1 全加器的设计290
10.1.2 行波加法器的设计291
10.1.3 超前进位加法器的设计292
10.1.4 流水线技术在加法器设计中的应用294
10.2 乘法器的Verilog HDL设计实例297
10.2.1 移位相加乘法器设计原理297
10.2.2 移位相加乘法器的Verilog HDL实现298
10.2.3 布斯乘法器设计原理299
10.2.4 布斯乘法器的Verilog HDL实现301
10.3 汉明编解码器的Verilog HDL设计实例302
10.3.1 汉明编码原理302
10.3.2 汉明编码的译码原理304
10.3.3 汉明编译码的Verilog HDL实现305
10.4 ST-BUS总线接口设计306
10.4.1 ST-BUS总线时序关系306
10.4.2 ST-BUS总线接口实例308
习题10311
实验与设计311
第11章 Verilog HDL数字通信常用模块设计实例322
11.1 信号音发生器的Verilog HDL设计实例322
11.1.1 线性码、A律码转换原理322
11.1.2 信号音发生器Verilog HDL实例325
11.2 比特同步的Verilog HDL设计实例329
11.2.1 锁相功能的自同步法原理329
11.2.2 锁相比特同步的EDA实现方法331
11.3 基带差分编码的Verilog HDL设计实例335
11.3.1 PSK调制和差分编码原理335
11.3.2 PSK差分编码设计338
11.4 GMSK调制电路的Verilog HDL设计实例341
11.4.1 GMSK调制基本原理341
11.4.2 GMSK调制实现的基本方法343
11.4.3 GMSK基带调制实现的Verilog HDL实例344
习题11351
实验与设计351
附录A Verilog HDL（IEEE Std 1364—1995）关键字358
附录B Verilog HDL（IEEE Std 1364—2001）关键字359
参考文献360