图书介绍
CPLD系统设计技术入门与应用PDF|Epub|txt|kindle电子书版本网盘下载
- 黄正谨等编著 著
- 出版社： 北京：电子工业出版社
- ISBN：7505375016
- 出版时间：2002
- 标注页数：352页
- 文件大小：59MB
- 文件页数：367页
- 主题词：可编程逻辑器件(学科: 基本知识) 可编程逻辑器件
PDF下载
下载说明
CPLD系统设计技术入门与应用PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第一篇 CPLD 概述3
第1章 CPLD 与 FPGA3
1.1 CPLD 的基本结构与发展概况4
1.1.1 SPLD 的基本结构4
1.1.2 CPLD 的结构特点12
1.1.3 CPLD 的编程工艺15
1.2 FPGA 的基本结构与发展概况16
1.2.1 门阵列简介16
1.2.2 FPGA 的基本结构17
1.2.3 FPGA 的编程20
1.3.1 CPLD 的在系统编程技术22
1.3 CPLD 和 FPGA 的新概念22
1.3.2 片内存储器和其他片内逻辑23
1.3.3 低电压、低功耗系列芯片23
1.3.4 IP 的使用和嵌入式模块23
1.3.5 混合编程技术23
1.4 CPLD 和 FPGA 的选用23
1.4.1 逻辑单元24
1.4.2 互连24
1.4.3 编程工艺24
第2章 ALTERA 系列 CPLD27
2.1 ALTERA 系列 CPLD 和 FPGA 简介28
2.1.1 可编程片上系统解决方案28
2.1.2 APEX 系列器件29
2.1.3 FLEX 系列器件32
2.1.4 MAX 系列器件34
2.1.5 ACEX 系列器件35
2.1.6 配置器件35
2.2 ALTERA 系列 CPLD 和 FPGA 的结构35
2.2.1 Classic 系列36
2.2.2 MAX 系列38
2.2.3 FLEX 系列43
2.2.4 ACEX 系列51
2.2.5 APEX 系列56
2.2.6 小结65
第3章 ALTERA 系列 CPLD 的特点及使用69
3.1 ALTERA 系列库和 IP 核70
3.1.1 IP 核70
3.1.2 LPM71
3.2 器件编程与配置73
3.2.1 编程硬件73
3.2.2 编程/配置模式75
第二篇 VHDL 编程技术93
第4章 VHDL 基本结构与语法93
4.1 VHDL 程序基本结构94
4.1.1 实体95
4.1.2 结构体96
4.2.1 标识符98
4.2 VHDL 语言要素98
4.2.2 数据对象99
4.2.3 数据类型102
4.2.4 运算符104
4.2.5 VHDL 的属性105
4.3 VHDL 基本描述方法106
4.3.1 顺序语句106
4.3.2 并行语句109
4.4 常用电路描述115
4.4.1 加法器(全加器、BCD 码加法器)115
4.4.2 译码器116
4.4.4 比较器117
4.4.3 编码器117
4.4.5 数据选择器118
4.4.6 奇偶校验电路118
4.4.7 三态输出电路119
4.4.8 同步化电路119
4.4.9 移位寄存器119
4.4.10 M＝60的计数器120
4.4.11 堆栈(stack)121
第5章 VHDL 程序设计进阶123
5.1 库、程序包、子程序和子程序重载124
5.1.1 库124
5.1.2 程序包125
5.1.3 子程序128
5.1.4 子程序重载130
5.1.5 决断函数131
5.2 结构 VHDL133
5.2.1 元件及元件例化133
5.2.2 配置137
5.3 有限状态机139
第6章 逻辑综合和实现147
6.1 可综合的 VHDL 设计特点148
6.1.1 编码提示148
6.1.2 设计要点153
6.2.2 行为级综合的概念154
6.2 SYNOPSYS 综合过程154
6.2.1 概述154
6.2.3 行为级描述的局限性155
6.2.4 示例155
6.2.5 Synopsys 行为综合工具159
第三篇 软件操作167
第7章 MAX+plusll 基本操作167
7.1 MAX+plusll 概述168
7.1.1 MAX+plusⅡ10.0(Baseline)的功能168
7.1.2 系统要求168
7.2.1 MAX+plusⅡ10.0的安装169
7.2 MAX+plusⅡ10.0的安装169
7.2.2 MAX+plusⅡ10.0的第一次运行173
7.3 MAX+plusⅡ 的设计过程174
7.4 图形输入的设计过程176
7.4.1 项目建立与图形输入176
7.4.2 项目编译182
7.4.3 项目检验183
7.4.4 目标器件选择与管脚锁定189
7.4.5 器件编程/配置193
7.5 工具条和常用菜单选项说明194
7.6.1 层次化设计197
7.6 图形的层次化设计及 BUS 使用197
7.6.2 BUS 使用200
7.7 语言描述输入法202
7.8 混合设计输入203
7.9 使用 LPM 及 FLEX10K 中的 RAM203
7.9.1 LPM(可调参数元件)的使用203
7.9.2 FLEX10K 中 RAM 的使用205
7.10 常见错误及处理方法209
第8章 MAX+Plusll 设计进阶211
8.1 项目层次结构与文件系统212
8.1.1 项目层次结构212
8.1.2 文件系统213
8.2 功能库和 IP 核的使用216
第9章 设计综合与器件配置223
9.1 设计综合选择项224
9.1.1 器件选择，资源和探测分配224
9.1.2 反向注释225
9.1.3 全局项目器件选择项225
9.1.4 全局项目参数225
9.1.5 全局项目定时要求226
9.1.6 全局项目逻辑综合226
9.2.1 简介240
9.2.2 使用 Flash Memory 配置 PLD240
9.2 器件配置240
第10章 QuartusⅡ设计流程243
10.1 QuartusⅡ软件概述及安装244
10.1.1 QuartusⅡ概述244
10.1.2 QuartusⅡ的功能244
10.1.3 系统安装要求245
10.1.4 QuartusⅡ软件安装246
10.2 设计输入251
10.3 设计编译255
10.4 设计定时分析264
10.5 设计仿真269
10.6 器件编程276
第11章 数字系统设计方法281
第四篇 数字系统设计方法及范例281
11.1 数字系统基本结构与模型282
11.1.1 数字系统的基本概念282
11.1.2 数字系统的基本模型282
11.2 数字系统设计方法论282
11.2.1 自顶向下设计方法283
11.2.2 设计验证283
11.3 自顶向下的设计方法290
11.3.1 分离的控制器和体系结构291
11.3.2 锤炼体系结构和控制算法292
第12章 数字系统设计的重用性、可测性和可靠性295
12.1.1 概述296
12.1 数字系统设计的重用性296
12.1.2 针对 FPGA 的系统级重用要点299
12.1.3 编码和综合技巧304
12.1.4 验证策略313
12.2 数字系统设计的可测性314
12.2.1 简介314
12.2.2 IEEE Std.1149.1 BST 架构314
12.2.3 IEEE Std.1149.1边界扫描寄存器316
12.3 数字系统设计的可靠性318
12.3.1 故障容错技术319
12.3.2 编码检错技术319
12.3.6 软件容错技术320
12.3.5 事故安全设计320
12.3.3 自检测试设计320
12.3.4 电路的故障安全性和可自检性320
第13章 测试平台的建立323
13.1 概述324
13.1.1 测试平台的逻辑结构324
13.1.2 不同级别的测试平台324
13.1.3 测试平台的优点324
13.1.4 测试平台的建立方法325
13.1.5 TextIO 相关定义325
13.2.1 源代码326
13.2.2 测试平台的代码326
13.2 建立测试平台326
13.2.3 测试向量文件327
13.2.4 测试结果327
第14章 数字系统设计开发平台及范例329
14.1 设计开发系统、平台简介330
14.2 设计范例332
14.2.1 设计实例一：自适应数字频率计332
14.2.2 设计实例二：直接数字频率合成信号发生器(DDS)设计342
14.2.3 设计实例三：CPU 设计345
14.3 展望351
参考文献352