图书介绍

数字电子技术 第2版PDF|Epub|txt|kindle电子书版本网盘下载

数字电子技术 第2版
  • 高吉祥主编 著
  • 出版社: 北京:电子工业出版社
  • ISBN:7121063654
  • 出版时间:2008
  • 标注页数:419页
  • 文件大小:17MB
  • 文件页数:435页
  • 主题词:数字电路-电子技术-高等学校-教材

PDF下载


点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示:(请使用BT下载软件FDM进行下载)软件下载地址页直链下载[便捷但速度慢]  [在线试读本书]   [在线获取解压码]

下载说明

数字电子技术 第2版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台)。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用!后期资源热门了。安装了迅雷也可以迅雷进行下载!

(文件页数 要大于 标注页数,上中下等多册电子书除外)

注意:本站所有压缩包均有解压码: 点击下载压缩包解压工具

图书目录

第1章 数字逻辑基础1

1.1 数制与编码1

1.1.1 数制1

1.1.2 数制间的转换2

1.1.3 编码5

1.2 逻辑代数9

1.2.1 逻辑变量与逻辑函数概念9

1.2.2 三种基本逻辑及其运算10

1.2.3 复合逻辑及其运算12

1.2.4 逻辑函数的描述15

1.2.5 逻辑代数的定律、规则及常用公式17

1.3 逻辑函数化简20

1.3.1 逻辑函数的最简形式20

1.3.2 逻辑函数的代数化简法20

1.3.3 图解化简法(卡诺图化简法)23

1.3.4 具有无关项的逻辑函数及其化简31

1.4 VHDL语言基础34

1.4.1 概述34

1.4.2 VHDL的程序结构35

1.4.3 VHDL的语言元素41

1.4.4 VHDL的基本语句47

1.4.5 属性的描述与定义53

1.4.6 VHDL的子程序56

本章小结57

习题一58

第2章 逻辑门电路64

2.1 概述64

2.2 分立元件门电路64

2.2.1 二极管与门64

2.2.2 二极管或门65

2.2.3 三极管非门65

2.3 TTL集成门电路66

2.3.1 TTL集成门电路的结构66

2.3.2 TTL门电路69

2.4 MOS门电路76

2.4.1 NMOS门电路76

2.4.2 CMOS门电路78

2.4.3 CMOS集成电路的主要特点和使用中应注意的几个问题83

2.5 TTL电路与CMOS电路的接口84

2.6 门电路的VHOL描述87

2.6.1 二输入与非门、与门、或门、或非门、异或门的VHDL程序87

2.6.2 四输入与非门VHDL程序88

本章小结90

习题二90

第3章 组合逻辑电路95

3.1 概述95

3.2 组合逻辑电路的基本分析和设计方法96

3.2.1 组合逻辑电路的基本分析方法96

3.2.2 组合逻辑电路的基本设计方法99

3.3 若干常用的组合逻辑电路101

3.3.1 全加法器101

3.3.2 编码器109

3.3.3 数值比较器115

3.3.4 译码器120

3.3.5 数据分配器128

3.3.6 数据选择器130

3.4 组合电路中的竞争—冒险137

3.4.1 竞争—冒险的概念及其产生原因138

3.4.2 消除竞争—冒险的方法139

本章小结142

习题三143

第4章 触发器148

4.1 概述148

4.2 电平型基本RS触发器149

4.2.1 与非门构成的基本RS触发器149

4.2.2 或非门构成的基本RS触发器151

4.2.3 电平型基本RS触发器的动作特点151

4.2.4 电平型基本触发器的VHDL描述152

4.3 时钟控制的电平触发器(同步触发器)153

4.3.1 同步RS触发器154

4.3.2 同步D触发器156

4.3.3 同步JK触发器157

4.3.4 同步T触发器和T′触发器158

4.3.5 同步触发器的动作特点159

4.4 主从触发器159

4.4.1 主从RS触发器159

4.4.2 主从D触发器161

4.4.3 主从JK触发器162

4.5 边沿触发器165

4.5.1 维持阻塞结构正边沿触发器165

4.5.2 利用传输延迟时间的负边沿触发器167

4.6 CMOS触发器169

4.6.1 带使能端的CMOS型D触发器169

4.6.2 CMOS主从D触发器170

4.6.3 CMOS主从JK触发器171

4.7 钟控触发器的逻辑功能及其描述方法171

4.7.1 钟控触发器按逻辑功能的分类171

4.7.2 触发器的电路结构和逻辑功能的关系173

4.8 不同类型触发器之间的转换175

4.8.1 D型触发器转换成JK型触发器175

4.8.2 JK型触发器转换成D型触发器176

4.9 触发器的动态参数176

4.10 触发器的VHDL描述177

本章小结181

习题四182

第5章 时序逻辑电路189

5.1 概述189

5.2 时序逻辑电路的状态转换表、状态转换图和时序图191

5.2.1 状态转换表(state table)192

5.2.2 状态转换图(state Diagram)193

5.2.3 时序图(Timing Diagram)193

5.3 同步时序逻辑电路的分析和设计方法194

5.3.1 同步时序逻辑电路的分析方法194

5.3.2 同步时序逻辑电路的设计方法197

5.4 异步时序电路的分析和设计方法208

5.4.1 脉冲型异步时序电路的分析方法209

5.4.2 脉冲型异步时序电路的设计方法211

5.5 几种常用的时序逻辑电路213

5.5.1 寄存器和移位寄存器(Register and Shift Register)214

5.5.2 计数器219

5.5.3 顺序脉冲发生器242

5.5.4 序列信号发生器245

5.6 时序逻辑电路中的竞争—冒险现象246

5.7 时序逻辑电路的VHDL描述249

本章小结255

习题五256

第6章 脉冲信号的产生与整形265

6.1 概述265

6.2 时基集成电路的结构和工作原理266

6.2.1 555时基电路的特点和封装266

6.2.2 555时基电路的工作原理267

6.2.3 双极型555和CMOS型555的性能比较272

6.3 施密特触发器273

6.3.1 集成施密特触发器274

6.3.2 用555定时器接成的施密特触发器276

6.3.3 施密特触发器的应用277

6.4 单稳态触发器279

6.4.1 用门电路组成的单稳态触发器279

6.4.2 集成单稳态触发器283

6.4.3 用555时基电路构成单稳态触发器285

6.4.4 单稳态触发器的应用286

6.5 多谐振荡器289

6.5.1 对称式多谐振荡器289

6.5.2 非对称式多谐振荡器292

6.5.3 环形振荡器292

6.5.4 用施密特触发器构成的多谐振荡器294

6.5.5 石英晶体多谐振荡器295

6.5.6 用555时基电路构成多谐振荡器296

6.5.7 压控振荡器298

本章小结305

习题六305

第7章 半导体存储器309

7.1 概述309

7.2 只读存储器(ROM)310

7.2.1 只读存储器的电路结构310

7.2.2 掩模只读存储器310

7.2.3 可编程只读存储器(PROM)312

7.2.4 可擦除的可编程只读存储器(EPROM)313

7.2.5 电信号擦除的可编程ROM(EEPROM)314

7.2.6 快闪存储器(Flash Memory)315

7.3 随机存储器(RAM)316

7.3.1 静态随机存储器(SRAM)317

7.3.2 动态随机存储器(DRAM)318

7.4 存储器容量的扩展319

7.4.1 位扩展方式319

7.4.2 字扩展方式319

7.5 用存储器实现组合逻辑函数321

7.6 存储器的VHDL描述326

本章小结328

习题七328

第8章 可编程逻辑器件331

8.1 概述331

8.2 可编程逻辑器件的基本结构和电路表示方法332

8.2.1 可编程逻辑器件的基本结构332

8.2.2 PLD电路的表示方法332

8.3 可编程阵列逻辑(PAL)334

8.3.1 基本的PAL电路334

8.3.2 带寄存器输出的PAL电路336

8.3.3 两种输出结构的PAL电路338

8.3.4 带异或输出的PAL电路340

8.3.5 运算选通反馈结构340

8.3.6 PAL的应用举例340

8.4 可编程通用阵列逻辑(GAL)347

8.4.1 GAL器件的基本结构347

8.4.2 输出逻辑宏单元(OLMC)347

8.4.3 GAL器件的结构控制字349

8.4.4 输出逻辑宏单元(OLMC)的组态350

8.4.5 GAL器件行地址映射图350

8.5 复杂可编程逻辑器件(CPLD)352

8.5.1 XC9500系列器件结构352

8.5.2 功能块FB353

8.5.3 宏单元353

8.5.4 乘积项分配器(PT)355

8.5.5 Fast CONNECT开关矩阵357

8.5.6 输入/输出块(IOB)357

8.5.7 JTAG边界扫描接口358

8.6 现场编程门阵列(FPGA)359

8.6.1 FPGA的基本结构359

8.6.2 可配置逻辑块(CLB)结构361

8.6.3 输入/输出块(IOB)结构368

8.6.4 FPGA的互连资源371

8.7 在系统可编程逻辑器件(ISP-PLD)374

8.7.1 ispLSI的基本结构375

8.7.2 通用逻辑块(GLB)376

8.7.3 全局布线区GRP377

8.7.4 输出布线区ORP377

8.7.5 输入/输出单元378

8.7.6 时钟网络379

8.7.7 边界扫描379

8.7.8 用户电子标签(UES)和保密位381

本章小结381

习题八382

第9章 数/模转换与模/数转换384

9.1 概述384

9.2 数/模转换器(DAC)385

9.2.1 数/模转换器基本原理385

9.2.2 数/模转换器的主要技术指标389

9.2.3 集成DAC典型芯片390

9.2.4 集成DAC的应用393

9.3 模/数转换器(ADC)396

9.3.1 模/数转换器基本原理396

9.3.2 模/数转换器的主要技术指标404

9.3.3 集成ADC典型芯片405

9.3.4 集成ADC的应用412

本章小结416

习题九416

参考文献419

热门推荐