图书介绍

Verilog数字VLSI设计教程PDF|Epub|txt|kindle电子书版本网盘下载

李林编著著
出版社：北京：电子工业出版社
ISBN：9787121109911
出版时间：2010
标注页数：319页
文件大小：62MB
文件页数：333页
主题词：超大规模集成电路－电路设计－高等学校－教材；硬件描述语言，Verilog－程序设计－高等学校－教材

PDF下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页直链下载[便捷但速度慢] [在线试读本书] [在线获取解压码]

点击复制MD5值：4fd9425554738368fb19c84c01fe27c0

下载说明

Verilog数字VLSI设计教程PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载详情点击-查看共享计划

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数要大于标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

图书目录

第0章概述1

0.1课程描述1

0.2如何使用本书1

0.3参考文献3

0.4推荐的互动Verilog教程5

第1章 Verilog入门6

1.1练习16

1.2 Verilog矢量16

1.3练习2：操作数18

1.4小结19

阅读Palnitkar （2003）可选）21

第2章 Verilog基础知识122

2.1更多的语言结构22

2.2练习3：参数和转换28

2.3过程控制30

2.4练习4：非阻塞控制35

阅读Palnitkar （2003）（可选）39

第3章 Verilog基础知识240

3.1线型，仿真和扫描40

3.2练习5：简单的扫描48

阅读Palnitkar （2003）（可选）53

第4章锁相环和串行／解串器入门54

4.1锁相环和串行／解串器工程54

4.2练习6： PLL时钟62

第5章存储与数组71

5.1数据存储与Verilog数组71

5.2练习7：存储器80

阅读Palnitkar （2003）（可选）83

第6章计数器84

6.1计数器的类型与结构84

6.2练习8：计数器89

阅读Palnitkar （2003）（可选）92

第7章强度和竞争93

7.1竞争和操作符的优先级93

7.2数字基础：三态缓冲和解码器99

7.3练习9：强度和竞争100

7.4接着讨论PLL和串行／解串器105

7.5练习10： PLL行为级锁定114

阅读Palnitkar （2003）（可选）116

第8章状态机和FIFO117

8.1状态机和FIFO设计117

8.2练习11： FIFO130

阅读Palnitkar （2003）（可选）133

第9章事件134

9.1上升-下降延迟和事件计划134

9.2练习12：计划141

阅读Palnitkar （2003）（可选）145

第10章内建器件146

10.1内建的门及线型146

10.2练习13：网表151

阅读Palnitkar （2003）可选）153

第11章顺序控制和并发154

11.1顺序控制和并发154

11.2练习14：并行163

阅读Palnitkar （2003）可选）165

第12章层次和generate166

12.1层次命名和generate块166

12.2练习15： generate175

阅读Palnitkar （2003）可选）179

第13章函数、任务和串并转换180

13.1串并转换180

13.2练习前预习：解串器182

13.3练习16：串并转换185

第14章 UDP和开关级模型189

14.1用户定义原语、时序参数和开关级模型189

14.2练习17：元件196

阅读Palnitkar （2003）（可选）200

第15章参数和层次201

15.1参数的类型与模块连接201

15.2练习18：连线203

15.3层次命名和设计划分207

15.4练习19：层次211

第16章配置和时序214

16.1 Verilog的配置214

16.2时序弧和specify延迟215

16.3练习20：时序221

阅读Palnitkar （2003）（可选）224

第17章时序检查和断言225

17.1时序检查和脉冲控制225

17.2练习21：时序检查233

阅读Palnitkar （2003）（可选）236

第18章解串器和升级PLL237

18.1串行序列解串器237

18.2重新设计PLL238

18.3练习22：串行序列解串器245

第19章升级解串器256

19.1并行解串器256

19.2练习23：解串器258

第20章完成串行／解串器273

20.1串行器和串行／解串器273

20.2练习24：串行／解串器274

第21章可测性设计和全双工串行／解串器283

21.1可测性设计283

21.2练习25：扫描和BIST289

21.3全双工串行／解串器的DFT295

21.4练习26：测试SerDes296

第22章 SDF304

22.1 SDF反标304

22.2练习27： SDF305

第23章 Verilog语言总结309

23.1 Verilog语言总结309

23.2课后练习（继续完成练习23及以后的练习）313

阅读Palnitkar （2003）（可选）313

第24章深亚微米的问题及其验证314

24.1深亚微米的问题及其验证314

24.2课后练习（继续完成练习23及以后的练习）319

阅读Palnitkar （2003）可选）319