图书介绍
基于FPGA的系统设计PDF|Epub|txt|kindle电子书版本网盘下载
- （美）沃尔夫（Wolf，W.）著；闫敬文等译 著
- 出版社： 北京：机械工业出版社
- ISBN：7111187075
- 出版时间：2006
- 标注页数：276页
- 文件大小：34MB
- 文件页数：286页
- 主题词：可编程序逻辑器件－系统设计
PDF下载
下载说明
基于FPGA的系统设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
译者序1
前言1
第1章 基于FPGA的系统1
1.1 概述1
1.2 基本概念1
1.2.1 布尔代数1
目录1
1.2.2 原理图与逻辑符号3
1.3.1 FPGA的作用4
1.3 数字设计和FPGA4
1.3.2 FPGA的类型5
1.3.3 FPGA与定制VLSI的比较6
1.4 基于FPGA的系统设计7
1.4.1 目标和方法7
1.4.2 分级设计8
1.4.3 设计抽象9
1.4.4 方法学11
1.6 习题12
1.5 小结12
第2章 VLSI技术13
2.1 概述13
2.2 制造工艺13
2.3 半导体特性15
2.4 CMOS逻辑门20
2.4.1 静态互补门20
2.4.2 门延迟22
2.4.3 功耗27
2.4.4 驱动大负载28
2.4.5 低功耗门29
2.4.6 开关逻辑32
2.5 连线34
2.5.1 连线的结构35
2.5.2 连线的寄生现象35
2.5.3 金属线模型38
2.5.4 通过RC传输线的延迟38
2.5.5 RC传输线中的缓冲器插入40
2.5.6 RC线间的串扰41
2.6.1 寄存器的结构43
2.6 寄存器和随机存储器43
2.6.2 随机存储器44
2.7 封装与焊盘49
2.7.1 封装49
2.7.2 焊盘51
2.8 小结52
2.9 习题53
3.1 概述55
3.2 FPGA的体系结构55
第3章 FPGA层构55
3.3 基于SRAM的FPGA57
3.3.1 概述57
3.3.2 逻辑器件58
3.3.3 互连网络61
3.3.4 配置64
3.4 永久性编程的FPGA66
3.4.1 反熔丝66
3.4.2 Flash配置67
3.4.3 逻辑模块67
3.4.4 互连网络70
3.5 芯片的I/O71
3.4.5 编程71
3.6 FPGA层构的电路设计73
3.6.1 逻辑器件73
3.6.2 互连77
3.7 FPGA的层构体系80
3.7.1 逻辑器件参数81
3.7.2 互连结构82
3.7.3 引脚输出83
3.9 习题84
3.8 小结84
第4章 组合逻辑86
4.1 概述86
4.2 逻辑设计过程86
4.3 硬件描述语言104
4.3.1 用HDL（硬件描述语言）进行建模104
4.3.2 Verilog108
4.3.3 VHDL110
4.4 组合网络延迟113
4.4.1 延迟描述113
4.4.2 门延迟和连线延迟114
4.4.3 扇出115
4.4.4 路径延迟116
4.4.5 延迟和物理设计118
4.5 功率和能量优化121
4.6 算术逻辑122
4.6.1 数字描述122
4.6.2 组合移位器122
4.6.3 加法器123
4.6.4 ALU129
4.6.5 乘法器131
4.7 FPGA的逻辑实现136
4.7.1 句法引导翻译136
4.7.2 用宏来实现逻辑137
4.7.3 逻辑综合137
4.7.4 工艺无关逻辑优化138
4.7.5 工艺相关逻辑优化142
4.7.6 FPGA的逻辑综合143
4.8 FPGA的物理设计143
4.8.1 布局144
4.8.2 布线147
4.9 再次考察逻辑设计过程149
4.10 小结161
4.11 习题161
第5章 时序机164
5.1 概述164
5.2 时序机设计过程164
5.3 时序设计格式165
5.3.1 状态转换和寄存器传输级模型165
5.3.2 有限状态机理论169
5.3.3 状态赋值171
5.3.4 Verilog建模风格174
5.4 时序法则179
5.4.1 触发器和锁存器179
5.4.2 时序规则180
5.5 性能分析184
5.5.1 基于触发器系统的性能185
5.5.2 基于锁存器系统的性能187
5.5.3 时钟偏差189
5.6 功率优化194
5.5.4 调整194
5.7 小结195
5.8 习题195
第6章 整体结构197
6.1 概述197
6.2 行为级设计197
6.2.1 数据路径控制器结构197
6.2.2 时间调度和分配198
6.2.3 功率213
6.2.4 流水线技术214
6.3 设计方法学220
6.3.1 设计过程220
6.3.2 设计标准221
6.3.3 设计验证223
6.4 设计举例224
6.5 小结229
6.6 习题229
7.2.1 协议和规范232
7.2 总线232
第7章 大规模系统232
7.1 概述232
7.2.2 总线的逻辑设计235
7.2.3 微处理器和系统总线239
7.3 FPGA平台242
7.3.1 FPGA平台的整体结构242
7.3.2 串行I/O246
7.3.3 存储器247
7.3.4 CPU和嵌入式乘法器248
7.4 多FPGA系统250
7.4.2 多FPGA之间的连线251
7.4.1 多FPGA系统中的约束251
7.4.3 多FPGA分割253
7.5 新型结构254
7.5.1 用FPGA搭建的机器254
7.5.2 可替代的FPGA层构255
7.6 小结256
7.7 习题256
附录A 术语表257
附录B 硬件描述语言263
参考文献270