图书介绍
基于AVR单片机的SoC FPSLIC设计入门PDF|Epub|txt|kindle电子书版本网盘下载
- 叶晶晶等编著 著
- 出版社： 北京：北京航空航天大学出版社
- ISBN：7810774379
- 出版时间：2004
- 标注页数：315页
- 文件大小：73MB
- 文件页数：330页
- 主题词：单片微型计算机－系统设计
PDF下载
下载说明
基于AVR单片机的SoC FPSLIC设计入门PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
目录1
绪论1
第1章FPSLIC器件AT94K简介1
1.1 AT94K简介与特点1
1.2 FPGA内核4
1.2.1 FPGA基本结构4
1.2.2 内部FreeRAM8
1.2.3 FPGA时钟和置位／复位10
1.3 FPGA/AVR接口和系统控制13
1.3.1 FPGA/AVR接口电路13
1.3.2程序和数据SRAM13
1.3.3 FPGA访问数据SRAM模式15
1.3.4 AVR访问程序存储器模式15
1.3.6 FPGA/AVR系统控制19
1.3.5 AVR Cache模式19
1.3.7系统复位22
1.4 AVR内核及外设23
1.4.1 AVR内核总体结构23
1.4.2 AVR中央处理器24
1.4.3 AVR存储器26
1.4.4 AVR对FPGA的控制32
1.4.5 AVR复位系统36
1.4.6 AVR系统中断系统38
1.4.7 AVR单片机节电方式43
1.4.8 JAG接口和片上调试系统OCD44
1.4.9定时/计数器46
1.4.10 UART62
1.4.11 2线串行接口71
1.4.12 I/O端口83
2.1.1系统的配置92
2.1.2软件的安装92
第2章System Designer3.0快速入门指导92
2.1 System Designer软件的安装92
2.1.3 产品License的设置100
2.1.4基于硬件狗的Lieense的设置101
2.2快速入门教程104
2.2.1设计功能的描述104
2.2.2新工程的建立105
2.2.3编译AVR的汇编／C代码111
2.2.4综合FPGA的VHDL代码115
2.2.5 AVR-FPGA的接口设计116
2.2.6 FPGA的布局布线118
2.2.7布局前联合仿真121
2.2.8布局后联合仿真125
2.2.9器件编程与实验验证126
3.1.1工程项目管理器的作用129
3.1.2 工程项目管理器的组成129
3.1工程项目管理器129
第3章System Designer3.0简介129
3.1.3打开已有工程130
3.2设计流程131
3.2.1器件结构简介131
3.2.2快速流程132
3.2.3高级流程133
3.3菜单命令134
3.3.1项目菜单134
3.3.2编辑菜单135
3.3.3选项菜单136
第4章AVR单片机编程137
4.1 AVR Studio工作环境简介137
4.1.1 AVR Studio的主要视窗137
4.1.2 AVR Studio的调试控制及中断命令140
4.2 AVR设计流程143
4.2.1 System Designer中的AVR Design设计流程143
4.2.2独立的AVR Studio软件的设计流程145
4.3.2软件仿真器模块147
4.3.1软件仿真器选项147
4.3 AVR软件仿真器概述147
第5章FPGA的System Designer3.0设计输入149
5.1 FPGA设计流程简介149
5.1.1设计输入149
5.1.2设计验证150
5.1.3综合优化151
5.1.4设计实现151
5.2 VHDL语言简介152
5.2.1 VHDL基本结构152
5.2.2结构体的描述方式154
5.2.3库、程序包和配置156
5.2.4 VHDL对象160
5.2.5 VHDL数据类型162
5.2.6 VHDL运算操作符164
5.2.7顺序语句165
5.2.8并行语句169
5.3 System Designer 3.0的设计输入179
5.3.1文本编辑环境180
5.3.2源文件的建立187
第6章FPGA的System Designer 3.0设计验证与实现199
6.1 System Designer 3.0的设计验证199
6.1.1 ModelSim 5.6e的特点199
6.1.2 ModelSim主窗口200
6.1.3仿真的基本步骤203
6.1.4创建一个工程203
6.1.5基本的VHDL仿真207
6.1.6 VHDL设计调试219
6.1.7其他仿真功能窗口介绍222
6.1.8测试平台的建立和仿真227
6.2 System Designer 3.0的逻辑综合230
6.2.1快速设置231
6.2.2综合向导232
6.2.3 高级流程237
6.2.4使用高级流程综合不同的下载模式251
6.3设计的物理实现254
6.3.1 Figaro简介254
6.3.2 Figaro设计的两个流程255
6.3.3创建设计目录257
6.3.4设计文件的打开259
6.3.5设计的适配260
6.3.6设计器件的增加和分区261
6.3.7设计的编译265
6.3.8用户宏的生成269
第7章联合验证271
7.1联合验证软件的组成271
7.2联合验证272
7.2.1 SystemDesigner的初始设置272
7.2.2联合验证的启动272
7.2.3在联合验证模式下使用AVR Studio273
7.2.4硬件和软件仿真器的状态指示274
7.2.5 AVR Studio联合验证菜单275
7.2.6在联合验证模式下使用ModelSim276
7.2.7联合验证的重启276
7.3 AVR-FPGA接口设计应用举例277
7.3.1 AVR-FPGA接口设计1277
7.3.2 AVR-FPGA接口设计2278
7.3.3 AVR-FPGA接口设计3280
7.3.4 AVR-FPGA接口设计4283
7.3.5 AVR-FPGA接口设计5285
7.3.6 AVR-FPGA接口设计6288
7.4器件配置与下载291
7.4.1生成下载数据流文件291
7.4.2下载配置EEPROM292
7.5 FPSLIC系统开发包294
7.5.1 FPSLIC ATSTK94开发包配置与硬件结构294
7.5.2 实验板ATSTK94测试305
7.5.3 ATSTK94应用实例308