EDA技术实用教程PDF|Epub|txt|kindle电子书版本网盘下载

EDA技术实用教程PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概述1

1.1 EDA技术及其发展1

1.2 EDA技术实现目标3

1.3 硬件描述语言VHDL4

1.4 VHDL综合5

1.5 基于VHDL的自顶向下设计方法7

1.6 EDA技术的优势10

1.7 EDA的发展趋势11

习题12

第2章 EDA设计流程及其工具13

2.1 设计流程13

2.1.1 设计输入（原理图／HDL文本编辑）13

2.1.2 综合15

2.1.3 适配15

2.1.4 时序仿真与功能仿真15

2.1.5 编程下载16

2.1.6 硬件测试16

2.2 ASIC及其设计流程16

2.2.1 ASIC设计方法17

2.2.2 一般ASIC设计的流程18

2.3 常用EDA工具19

2.3.1 设计输入编辑器20

2.3.2 HDL综合器21

2.3.3 仿真器22

2.3.4 适配器22

2.3.5 下载器23

2.4 Quartus Ⅱ简介23

2.5 IP核简介24

习题26

第3章 FPGA/CPLD结构与应用27

3.1 概述27

3.1.1 可编程逻辑器件的发展历程27

3.1.2 可编程逻辑器件的分类28

3.2 简单PLD原理29

3.2.1 电路符号表示29

3.2.2 PROM30

3.2.3 PLA32

3.2.4 PAL33

3.2.5 GAL34

3.3 CPLD结构与工作原理36

3.4 FPGA结构与工作原理40

3.4.1 查找表逻辑结构40

3.4.2 Cyclone/Cyclone Ⅱ系列器件的结构与原理41

3.5 硬件测试技术46

3.5.1 内部逻辑测试46

3.5.2 JTAG边界扫描测试47

3.6 FPGA/CPLD产品概述50

3.5.3 嵌入式逻辑分析仪50

3.6.1 Lattice公司的CPLD器件系列51

3.6.2 Xilinx公司的FPGA和CPLD器件系列51

3.6.3 Altera公司的FPGA和CPLD器件系列53

3.6.4 Actel公司的FPGA器件57

3.6.5 Altera公司的FPGA配置方式与配置器件57

3.7 编程与配置58

3.7.1 JTAG方式的在系统编程58

3.7.2 使用PC并行口配置FPGA60

3.7.3 FPGA专用配置器件61

3.7.4 使用单片机配置FPGA62

3.7.5 使用CPLD配置FPGA62

习题63

第4章 VHDL设计初步64

4.1 多路选择器的VHDL描述64

4.1.1 2选1多路选择器的VHDL描述64

4.1.2 相关语句结构和语法说明66

4.2.1 D触发器的VHDL描述70

4.2 寄存器描述及其VHDL语言现象70

4.2.2 VHDL描述的语言现象说明71

4.2.3 实现时序电路的VHDL不同表述75

4.2.4 异步时序电路设计78

4.3 1位二进制全加器的VHDL描述79

4.3.1 半加器描述79

4.3.2 CASE语句81

4.3.3 全加器描述和例化语句83

4.4 计数器设计84

4.4.2 整数类型85

4.4.1 4位二进制加法计数器设计85

4.4.3 计数器设计的其他表达方式86

4.5 一般加法计数器设计88

4.5.1 相关语法说明89

4.5.2 程序分析90

4.5.3 含并行置位的移位寄存器设计91

习题93

5.1 基本设计流程95

5.1.1 建立工作库文件夹和编辑设计文件95

第5章 Quartus Ⅱ应用向导95

5.1.2 创建工程96

5.1.3 编译前设置98

5.1.4 全程编译99

5.1.5 时序仿真101

5.1.6 应用RTL电路图观察器104

5.2 引脚设置和下载104

5.2.1 引脚锁定104

5.2.2 配置文件下载106

5.2.4 JTAG间接模式编程配置器件108

5.2.3 AS模式编程配置器件108

5.2.5 USB Blaster编程配置器件使用方法110

5.3 嵌入式逻辑分析仪使用方法111

5.4 原理图输入设计方法116

5.4.1 设计流程116

5.4.2 应用宏模块的原理图设计119

习题123

实验与设计124

5-1 组合电路的设计124

5-4 用原理图输入法设计8位全加器125

5-2 时序电路的设计125

5-3 设计含异步清零和同步时钟使能的加法计数器125

5-5 用原理图输入法设计较复杂数字系统126

第6章 VHDL设计进阶127

6.1 数据对象127

6.1.1 常数127

6.1.2 变量128

6.1.3 信号128

6.1.4 进程中的信号与变量赋值130

6.2 双向和三态电路信号赋值例解137

6.2.1 三态门设计138

6.2.2 双向端口设计139

6.2.3 三态总线电路设计140

6.3 IF语句概述143

6.4 进程语句归纳146

6.4.1 进程语句格式146

6.4.2 进程结构组成146

6.4.3 进程要点147

6.5 并行语句例解149

6.6 仿真延时150

6.6.1 固有延时151

6.6.2 传输延时152

6.6.3 仿真δ152

习题153

实验与设计153

6-1 7段数码显示译码器设计153

6-2 8位数码扫描显示电路设计155

6-3 数控分频器的设计157

6-4 32位并进／并出移位寄存器设计158

第7章 宏功能模块与IP应用159

7.1 宏功能模块概述159

7.1.1 知识产权核的应用159

7.1.2 使用Mega Wizard Plug-In Manager160

7.1.3 在Quartus Ⅱ中对宏功能模块进行例化161

7.2.2 定制初始化数据文件162

7.2.1 工作原理162

7.2 宏模块应用实例162

7.2.3 定制LPM_ROM元件164

7.2.4 完成顶层设计169

7.3 在系统存储器数据读写编辑器应用170

7.4 编辑SignalTap Ⅱ的触发信号172

7.5 其他存储器模块的定制与应用173

7.5.1 RAM定制173

7.5.2 FIFO定制174

7.6 流水线乘法累加器的混合输入设计175

7.7 LPM嵌入式锁相环调用177

7.7.1 建立嵌入式锁相环元件178

7.7.2 测试锁相环179

7.8 IP核NCO数控振荡器使用方法180

7.9 8051单片机IP软核应用186

习题189

实验与设计190

7-1 正弦信号发生器设计190

7-2 8位十六进制频率计设计191

7-4 8051单片机IP核应用实验194

7-3 IP核应用实验194

第8章 状态机设计195

8.1 一般有限状态机的设计195

8.1.1 数据类型定义语句195

8.1.2 为什么要使用状态机197

8.1.3 一般有限状态机的设计198

8.2 Moore型有限状态机的设计202

8.2.1 多进程有限状态机202

8.2.2 单进程Moore型有限状态机206

8.3 Mealy型有限状态机的设计209

8.4 状态编码211

8.4.1 状态位直接输出型编码212

8.4.2 顺序编码214

8.4.3 一位热码编码214

8.5 非法状态处理215

习题217

8-1 序列检测器设计219

8-2 ADC0809采样控制电路的实现219

实验与设计219

8-3 数据采集电路和简易存储示波器设计220

8-4 比较器和D/A器件实现A/D转换功能的电路设计222

第9章 VHDL结构与要素225

9.1 实体225

9.1.1 实体语句结构225

9.1.2 参数传递说明语句225

9.1.3 参数传递映射语句227

9.1.4 端口说明语句228

9.3 子程序229

9.2 结构体229

9.3.1 函数230

9.3.2 重载函数233

9.3.3 转换函数235

9.3.4 决断函数237

9.3.5 过程238

9.3.6 重载过程240

9.4 VHDL库241

9.4.1 库的种类241

9.4.2 库的用法242

9.5 VHDL程序包244

9.6 配置246

9.7 VHDL文字规则247

9.7.1 数字247

9.7.2 字符串247

9.7.3 标识符248

9.7.4 下标名248

9.8.1 VHDL预定义数据类型249

9.8 数据类型249

9.8.2 IEEE预定义标准逻辑位与矢量252

9.8.3 其他预定义标准数据类型252

9.8.4 数组类型253

9.9 操作符256

9.9.1 逻辑操作符256

9.9.2 关系操作符258

9.9.3 算术操作符259

习题262

9-1 乐曲硬件演奏电路设计263

实验与设计263

9-2 采用高速A/D的存储示波器设计268

9-3 循环冗余校验（CRC）模块设计273

第10章 VHDL基本语句276

10.1 顺序语句276

10.1.1 赋值语句276

10.1.2 IF语句276

10.1.3 CASE语句276

10.1.4 LOOP语句279

10.1.5 NEXT语句280

10.1.6 EXIT语句281

10.1.7 WAIT语句282

10.1.8 子程序调用语句285

10.1.9 RETURN语句288

10.1.10 NULL语句288

10.2 VHDL并行语句289

10.2.1 并行信号赋值语句289

10.2.2 块语句292

10.2.3 并行过程调用语句296

10.2.4 元件例化语句297

10.2.5 生成语句298

10.2.6 REPORT语句302

10.2.7 断言语句303

10.3 属性描述与定义语句305

习题308

实验与设计310

10-1 移位相加硬件乘法器设计310

10-2 等精度频率计／相位计设计315

10-3 基于8051单片机IP核的等精度频率计单片系统设计（LCD显示）323

10-4 基于8051单片机IP核的等精度频率计单片系统设计（LED显示）325

第11章 优化和时序分析326

11.1 资源优化326

11.1.1 资源共享326

11.1.2 逻辑优化328

11.1.3 串行化329

11.2 速度优化331

11.2.1 流水线设计332

11.2.2 寄存器配平334

11.2.3 关键路径法335

11.3 优化设置与时序分析335

11.3.1 Settings设置336

11.3.2 HDL版本设置及Analysis Synthesis功能336

11.3.3 Analysis Synthesis的优化设置337

11.3.4 适配器Fitter设置337

11.3.5 增量布局布线控制设置338

11.3.6 使用Design Assistant检查设计可靠性339

11.3.7 时序设置与分析339

11.3.8 查看时序分析结果342

11.3.9 适配优化设置示例343

11.3.10 Slow Slew Rate设置346

11.3.11 LogicLock优化技术347

11.4 Chip Editor应用347

11.4.1 Chip Editor应用实例348

11.4.2 Chip Editor功能说明349

11.4.3 利用Change Manager检测底层逻辑351

习题353

11-1 采用流水线技术设计高速数字相关器354

实验与设计354

11-2 线性反馈移位寄存器设计355

11-3 直接数字式频率合成器（DDS）设计356

11-4 基于DDS的数字移相信号发生器设计实验360

第12章 系统仿真363

12.1 仿真363

12.2 VHDL源程序仿真364

12.3 仿真激励信号的产生367

12.4 VHDL测试基准369

12.5 VHDL系统级仿真372

12.6 使用ModelSim进行仿真373

12.7 VHDL的RTL表述379

12.7.1 行为描述379

12.7.2 数据流描述381

12.7.3 结构描述382

第13章 电子系统设计实践383

13.1 VGA彩条信号显示控制器设计383

13.2 VGA图像显示控制器设计387

13.3 步进电机细分驱动控制390

13.4 直流电机的PWM控制396

习题399

实验与设计399

13-1 VGA彩条信号显示控制器设计399

13-2 VGA图像显示控制器设计399

13-3 步进电机细分驱动控制实验400

13-4 直流电机PWM控制实验400

附录 EDA实验系统简介401

主要参考文献409