微型计算机 Pentium系列 原理与接口技术PDF|Epub|txt|kindle电子书版本网盘下载

微型计算机 Pentium系列 原理与接口技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

1.1 微处理机的发展1

第一章 微处理机系统概论1

1.2 微处理机硬件结构6

1.2.1 寄存器6

1.2.2 运算器8

1.2.3 控制器10

1.2.4 存储器12

1.2.5 I/O设备13

1.2.6 微处理机的总线结构16

1.3.1 数值的表示18

1.3 计算机数的表示18

1.3.2 数据单位表示21

1.3.3 存储器容量的计量单位22

1.3.4 编址与寻址23

1.4 微型计算机主要性能指标24

习题25

第二章 Pentium系统结构与原理26

2.1 引言26

2.1.1 Pentium微处理机常用术语26

2.1.2 Pentium微处理机操作方式28

2.2.1 复杂指令系统计算机——CISC29

2.2 RISC和CISC29

2.2.2 精简指令系统计算机——RISC30

2.3 Pentium寄存器31

2.3.1 基本体系结构寄存器32

2.3.2 系统级寄存器41

2.4 Pentium CPU系统原理47

2.5 Pentium采用的新技术52

2.5.1 Pentium新型体系结构52

2.5.2 Pentium采用的新技术53

2.6.1 Pentium整数流水线55

2.6 流水线技术55

2.6.2 Pentium浮点流水线56

2.6.3 Pentium指令流水线57

2.6.4 指令预取62

2.6.5 指令配对规则63

2.7 Pentium寻址方式63

2.8 数据类型69

习题72

第三章 Pentium存储管理73

3.1 综述73

3.1.1 存储器系统73

3.1.2 存储管理74

3.1.3 存储器结构76

3.2 Pentium分段存储管理77

3.2.1 平台存储管理方式77

3.2.2 保护方式下的平台存储管理方式78

3.2.3 多段存储管理方式79

3.3 Pentium的段转换81

3.3.1 存储器段及其寄存器83

3.3.2 段选择符84

3.3.3 段描述符85

3.3.4 段描述符表91

3.3.5 描述符表基地址寄存器92

3.4 分页存储管理93

3.4.1 页转换94

3.4.2 允许分页位95

3.4.3 线性地址95

3.4.4 页表96

3.4.5 页表项97

3.4.6 转换旁视缓冲存储器TLB99

3.5 页级保护100

3.6 段与页转换组合102

3.6.1 平台存储管理方式102

3.6.3 页覆盖段103

3.6.2 段覆盖页103

3.6.4 页和段边界不对准104

3.6.5 页和段边界对准104

3.6.6 每段的页表104

3.7 保护方式下的多任务处理105

习题106

第四章 高速缓冲存储器（Cache）107

4.1 Cache107

4.1.1 什么是Cache107

4.1.2 局部性原理108

4.1.3 技术术语109

4.1.4 Pentium片内Cache111

4.2 Cache配置方案112

4.2.1 Pentium片内Cache的配置112

4.2.2 影响Cache性能的因素115

4.2.3 Cache大小规模和性能116

4.2.4 缔合方式和性能118

4.2.5 实际Cache121

4.3 Cache结构122

4.4 Cache操作方式124

4.4.1 数据Cache125

4.4.2 数据Cache更新方案125

4.4.3 指令Cache126

4.4.4 Cache读／写操作127

4.4.5 Cache替换算法与规则128

4.4.6 Cache写贯穿129

4.4.7 Cache写回129

4.5 一致性协议130

4.5.1 MESI Cache一致性协议模型130

4.5.2 指令Cache一致性协议131

习题132

5.1 二级Cache133

第五章 二级Cache133

5.2 二级Cache与一级Cache的关系134

5.2.1 二级Cache与一级指令Cache的关系134

5.2.2 二级Cache与一级数据Cache的关系136

5.3 统一的二级Cache138

5.3.1 二级Cache使用的是MESI协议138

5.3.2 二级Cache与主存储器138

5.3.3 二级Cache查找139

5.3.4 二级Cache命中139

5.3.5 二级Cache不命中140

5.3.6 二级Cache的LRU算法140

5.3.7 二级Cache流水线141

5.4 二级Cache监视142

5.5 数据传送方式143

习题145

第六章 浮点部件146

6.1 综述146

6.2 浮点部件体系结构149

6.2.1 数值寄存器149

6.2.2 状态字寄存器150

6.2.3 控制字寄存器154

6.2.4 标记字寄存器156

6.2.6 数值指令指针和数据指针157

6.2.5 最后的指令操作码字段157

6.3 浮点部件流水线操作159

6.3.1 浮点流水线159

6.3.2 浮点指令的流动160

6.3.3 安全指令的识别161

6.3.4 旁路BYPASSES162

6.4 计算基础163

6.4.1 数字系统163

6.4.2 数据类型和格式165

6.4.3 舍入控制169

习题170

6.4.4 精度控制170

第七章 中断172

7.1 中断的概念172

7.1.1 概述172

7.1.2 中断系统173

7.2 异常与中断174

7.2.1 中断源分类174

7.2.2 中断控制器176

7.2.3 异常和中断向量176

7.2.4 指令的重新启动177

7.3.2 IF屏蔽INTR178

7.3 允许及禁止中断178

7.3.1 不可屏蔽中断对未来的不可屏蔽中断的屏蔽178

7.3.3 RF对调试故障的屏蔽179

7.3.4 MOV和POP指令对堆栈段中某些异常和中断的屏蔽179

7.4 中断描述符表180

7.4.1 异常和中断同时存在时的优先级180

7.4.2 中断描述符表IDT180

7.4.3 中断描述符表内描述符182

7.5 中断任务和中断过程183

7.5.1 中断过程183

7.5.2 中断任务185

7.6 错误代码186

7.7 异常和错误小结187

习题188

第八章 总线189

8.1 总线的概念189

8.1.1 概念189

8.1.2 总线标准的4个特征191

8.1.3 总线分类191

8.1.4 总线操作194

8.1.5 总线配置结构196

8.2.1 实际存储器和I/O接口199

8.2 数据传送机制199

8.2.2 数据传送机制200

8.2.3 与8位、16位、32位以及64位存储器接口201

8.3 总线周期205

8.3.1 单传送周期205

8.3.2 成组周期207

8.3.3 中断确认周期208

8.3.4 专用总线周期209

8.4 PCI总线210

8.4.1 PCI局部总线的特征211

8.4.3 PCI接插件212

8.4.2 即插即用（Plug and Play）212

8.4.4 PCI性能213

8.4.5 PCI前景214

8.4.6 PCI总线操作214

8.4.7 总线命令216

8.4.8 DMA和中断216

8.4.9 PCI适配器216

8.4.10 PCI总线信号218

习题220

9.1 综述221

第九章 模数及数模转换221

9.2 D/A转换222

9.2.1 D/A转换器的基本原理222

9.2.2 权电阻解码网络D/A转换器223

9.2.3 T形电阻解码网络D/A转换器225

9.3 D/A转换器的主要技术指标227

9.4 A/D转换器228

9.4.1 采样／保持器228

9.4.2 A/D转换器的基本原理230

9.5 A/D转换器的主要技术指标233

9.6 D/A转换芯片介绍234

9.7 A/D转换芯片介绍239

习题243

第十章 外围接口芯片245

10.1 82C37A-5高性能可编程DMA控制器接口245

10.1.1 82C37A-5的内部结构245

10.1.2 82C37A-5的微处理机接口252

10.1.3 82C37A-5的DMA接口254

10.2 CHMOS可编程时间间隔定时器芯片82C54256

10.2.1 82C54的方框图256

10.2.2 82C54的体系结构257

10.3.1 82C55A的体系结构260

10.3 82C55A可编程外围接口260

10.3.2 82C55A与微处理机的接口262

10.4 82C59A可编程中断控制器264

10.4.1 82C59A的方框图265

10.4.2 82C59A的内部体系结构266

10.4.3 对82C59A的程序设计267

习题274

第十一章 多功能高集成外围芯片组82371275

11.1 综述275

11.2 寄存器地址空间281

11.3.1 PCI与ISA/EIO之间桥的PCI配置所需寄存器（PCI功能0）283

11.3 PCI与ISA/EIO之间桥的寄存器283

11.3.2 DMA/EIO之间桥的I/O空间所需寄存器（IO）284

11.4 IDE控制器寄存器（PCI功能1）285

11.4.1 IDE控制器PCI配置寄存器（PCI功能1）285

11.4.2 IDE控制器I/O空间寄存器286

11.5 USB主控制器寄存器（PCI功能2）286

11.5.1 USB主控制器的PCI配置寄存器（PCI功能2）286

11.5.2 USB主控制器I/O空间寄存器287

11.6.1 PCI配置的电源管理寄存器（PCI功能3）288

11.6 电源管理寄存器288

11.6.2 电源管理I/O寄存器289

11.6.3 SMBus（系统管理总线）的I/O空间寄存器290

11.7 PCI/ISA桥的功能291

11.7.1 存储器和I/O地址映像291

11.7.2 PCI总线对BIOS存储器的访问292

11.7.3 PCI接口294

11.7.4 ISA/EIO接口294

11.7.5 DMA控制器295

11.7.6 PCI DMA295

11.7.7 中断控制器296

11.7.9 定时器／计数器297

11.7.8 系列中断（串行中断）297

11.7.10 实时时钟298

11.7.11 X-总线支持299

11.7.12 复位支持299

11.8 IDE控制器功能描述300

11.8.1 IDE信号配置300

11.8.2 ATA寄存器模块译码301

11.8.3 PIO IDE事务处理302

11.8.4 总线主控设备功能303

习题305

12.1.1 82443MX主要特征306

第十二章 多功能高集成外围芯片组82443306

12.1 综述306

12.1.2 440MX配置特征307

12.2 体系结构概述311

12.3 中央处理机CPU复位312

12.4 系统地址映像313

12.5 主机接口功能318

12.6 存储器接口323

12.6.1 动态随机存储器DRAM接口323

12.6.2 动态随机存储器结构和配置324

12.6.3 系统存储管理324

12.7.1 AC'97音频控制器325

12.7 AC'97音频和调制解调器控制器325

12.7.2 AC'97调制解调器控制器326

12.7.3 AC'97控制器的连接326

12.8 PCI接口328

12.8.1 PCI接口技术328

12.8.2 北桥芯片组的功能328

12.8.3 南桥芯片组的功能331

12.9 DMA控制器333

12.9.1 DMA控制器333

12.10.1 定时器／计数器334

12.9.2 PCI总线的DMA334

12.10 定时器和实时时钟RTC334

12.10.2 实时时钟RTC335

12.11 中断控制器336

12.12 USB主机控制器337

12.13 IDE接口338

12.14 X-总线339

12.15 系统管理总线SMBus340

习题341

13.1 汇编语言基础343

13.1.1 汇编语言概述343

第十三章 汇编语言程序设计343

13.1.2 语句格式344

13.2 汇编语言程序结构350

13.2.1 源程序结构350

13.2.2 伪操作语句352

13.2.3 宏操作360

13.2.4 过程361

13.3 汇编语言程序设计362

13.3.1 顺序结构程序设计362

13.3.2 分支程序设计363

13.3.3 循环程序设计369

13.3.4 子程序376

13.3.5 中断387

13.3.6 发声程序389

习题390

第十四章 高档Pentium392

14.1 高能奔腾——Pentium Pro392

14.1.1 RISC技术392

14.1.2 新型体系结构393

14.1.3 Pentium Pro新技术394

14.1.4 Pentium Pro性能上的改进394

14.1.5 Pentium Pro总线395

14.1.6 Pentium Pro与NT398

14.1.7 Pentium Pro内部结构399

14.1.8 Pentium Pro流水线401

14.1.9 指令译码操作402

14.1.10 寄存器重命名技术403

14.1.11 乱序执行技术404

14.1.12 退出流水线操作405

14.1.13 浮点数改进406

14.2 多能奔腾——Pentium MMX406

14.2.1 MMX技术简介407

14.2.2 体系结构的改进408

14.2.4 应用409

14.2.3 简单的乘-累加操作409

14.3 二代奔腾——Pentium Ⅱ410

14.3.1 综述410

14.3.2 体系结构的增强412

14.3.3 Pentium Ⅱ流水线412

14.3.4 Pentium Ⅱ的Cache415

14.3.5 指令的预取和译码部件416

14.3.6 重排序缓冲存储器（ROB）418

14.3.7 调度发送／执行部件418

14.3.8 恢复部件419

14.3.9 分支转移预测420

14.4 多能奔腾二代——Pentium Ⅲ421

14.4.1 Pentium Ⅲ的高性能422

14.4.2 Pentium Ⅲ的低成本422

14.4.3 SSE指令423

14.4.4 Pentium Ⅲ的微体系结构427

14.4.5 微处理机序列号429

14.5 Pentium 4433

14.5.1 Pentium 4是Intel系列最高级、性能最强的微处理机434

14.5.2 Pentium 4的NetBurst微体系结构434

14.5.3 超级流水线技术436

14.5.4 高速的系统总线（400 MHz）437

14.5.5 拥有执行追踪功能的一级Cache438

14.5.6 高级动态执行机制439

14.5.7 高速执行引擎441

14.5.8 配备有先进传输机制的二级Cache442

14.5.9 性能增强了的浮点部件和多媒体部件442

14.5.10 单指令多数据扩展的数据流SIMD（SSE2）指令集443

14.5.11 数据预取（Prefetch）逻辑443

14.5.12 用于测试和性能监视的配置443

习题443

附录 Pentium指令系统445

主要参考文献455