数字电路EDA实用教程PDF|Epub|txt|kindle电子书版本网盘下载

数字电路EDA实用教程PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

上篇 可编程逻辑器件基础知识2

第1章 绪论2

1.1 概述2

1.2 EDA技术的应用领域3

1.3 EDA的设计步骤4

1.4 TOP-DOWN设计方法6

1.5 硬件描述语言7

1.5.1 ABEL-HDL7

1.5.2 Verilog-HDL7

1.5.3 VHDL8

1.5.4 Verilog-HDL和VHDL的比较8

1.6 可编程逻辑器件开发工具8

1.6.1 ispLEVER9

1.6.2 ISE9

1.6.3 QuartusⅡ10

1.7 IP核概述11

第2章 Xilinx公司产品介绍及开发平台应用13

2.1 Xilinx公司及其FPGA产品13

2.1.1 概述13

2.1.2 可配置逻辑块CLB14

2.1.3 输入／输出模块IOB16

2.1.4 Block RAM18

2.2 ISE Design Suite集成开发环境19

2.2.1 ISE Design Suite各功能模块简介20

2.2.2 ISE Foundation软件介绍20

2.3 ISE Foundation设计流程25

2.3.1 问题分析25

2.3.2 设计输入26

2.3.3 工程编译36

2.3.4 仿真验证36

2.3.5 器件配置与编程40

2.3.6 IP核的使用51

习题255

第3章 Altera公司产品介绍及开发平台应用56

3.1 Altera公司CPLD芯片56

3.1.1 概述56

3.1.2 功能描述59

3.1.3 逻辑阵列块60

3.1.4 用户Flash存储区62

3.2 ModelSim的设计过程64

3.2.1 新建工程与源文件64

3.2.2 ModelSim仿真67

3.3 Quartus Ⅱ的设计过程68

3.3.1 设计输入68

3.3.2 编译72

3.3.3 编译前的约束设置73

3.3.4 仿真前的参数设置75

3.3.5 仿真76

3.3.6 引脚分配79

3.4 Quartus Ⅱ与ModelSim联合仿真80

3.4.1 存储器初始化文件80

3.4.2 MegaWizard Plus-In Manager定制ROM81

3.4.3 Quartus Ⅱ与ModelSim联合仿真86

习题392

中篇 硬件描述语言编程基础94

第4章 VHDL编程基础94

4.1 VHDL概述94

4.2 VHDL结构95

4.2.1 实体说明96

4.2.2 构造体98

4.2.3 程序包、库及配置107

4.3 VHDL顺序语句与并发语句110

4.3.1 顺序语句110

4.3.2 并行语句117

4.4 VHDL要素125

4.4.1 VHDL文字规则125

4.4.2 VHDL数据对象126

4.4.3 VHDL数据类型128

4.4.4 VHDL运算符132

4.5 数字电路的VHDL实现136

4.5.1 组合逻辑电路设计136

4.5.2 时序逻辑电路的VHDL实现141

4.5.3 状态机的VHDL实现146

知识梳理与总结151

习题4151

第5章 Verilog编程基础152

5.1 Verilog简介152

5.1.1 模块153

5.1.2 时延153

5.1.3 数据流描述方式153

5.1.4 行为描述方式154

5.1.5 结构化描述形式156

5.1.6 混合设计描述方式157

5.2 Verilog要素158

5.2.1 标识符158

5.2.2 注释158

5.2.3 格式159

5.2.4 编译指令159

5.2.5 值集合161

5.2.6 数据类型163

5.3 表达式166

5.3.1 算术操作符167

5.3.2 关系操作符168

5.3.3 相等关系操作符168

5.3.4 逻辑操作符169

5.3.5 按位操作符169

5.3.6 归约操作符169

5.3.7 移位操作符170

5.3.8 条件操作符170

5.3.9 连接和复制操作171

5.4 Verilog HDL的基本语法171

5.4.1 赋值语句171

5.4.2 块语句175

5.4.3 条件语句178

5.4.4 循环语句184

5.4.5 结构说明语句187

5.5 数字电路的Verilog实现190

5.5.1 简单的组合逻辑设计190

5.5.2 简单时序逻辑电路的设计190

5.5.3 利用条件语句实现较复杂的时序逻辑电路191

5.5.4 用always块实现较复杂的组合逻辑电路192

5.5.5 在Verilog HDL中使用函数193

5.5.6 利用有限状态机进行复杂时序逻辑的设计193

5.5.7 模块之间的调用实现自顶向下的设计197

知识梳理与总结199

习题5200

下篇 数字系统开发实例204

第6章 典型数字系统设计204

6.1 实用数字钟电路设计204

6.1.1 分频器205

6.1.2 时分秒计时器206

6.1.3 数码管驱动模块208

6.1.4 报时电路211

6.1.5 顶层设计212

6.1.6 数字钟的硬件验证212

6.2 串口通信213

6.2.1 异步串口数据传送格式214

6.2.2 波特率发生器214

6.2.3 数据发送模块程序215

6.2.4 数据接收模块程序216

6.2.5 顶层设计218

6.2.6 串口通信的硬件验证218

6.3 FIR滤波器的设计219

6.3.1 FIR滤波器原理219

6.3.2 FIR滤波器直接运算法220

6.3.3 FIR滤波器IP核法221

6.4 数字频率计的设计223

6.4.1 测频原理223

6.4.2 频率计的组成结构分析223

6.4.3 频率计的VHDL程序224

6.4.4 频率计的仿真结果225

6.4.5 频率计的硬件验证225

习题6226

附录 Nexys3开发板227

参考文献232