数字电路设计完全手册PDF|Epub|txt|kindle电子书版本网盘下载

数字电路设计完全手册PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数制与逻辑代数1

1.1 数制系统1

1.1.1 十进制1

1.1.2 二进制1

1.1.3 八进制和十六进制2

1.2 不同数制间的转换3

1.2.1 十进制到非十进制的转换3

1.3.1 二—十进制编码4

1.3 二进制编码4

1.2.3 二进制、八进制和十六进制之间的转换4

1.2.2 非十进制到十进制的转换4

1.3.2 格雷码5

1.4 算术运算6

1.5 数的表示7

1.5.1 原码7

1.5.2 反码8

1.5.3 补码9

第2章 布尔开关代数和逻辑原理11

2.1 基本逻辑运算11

2.2.1 逻辑函数表示13

2.2 逻辑代数的基本定理及规则13

2.2.2 逻辑代数的基本公理14

2.2.3 逻辑代数的基本定律14

2.2.4 逻辑代数的基本规则15

2.2.5 逻辑运算中的常用公式15

2.3 逻辑函数表达式的形式16

2.3.1 逻辑函数表达式的一般形式17

2.3.2 标准积之和式（最小项之和式）17

2.3.3 标准和之积式（最大项之积式）19

2.4 逻辑函数的代数化简法20

2.3.4 不完全确定电路的SOP和POS式表达20

2.4.1 常用的化简方法21

2.4.2 或与式的化简21

2.5 逻辑函数的卡诺图化简23

2.5.1 卡诺图的构成23

2.5.2 二变量和三变量卡诺图24

2.5.3 四变量和四变量以上的卡诺图24

2.5.4 逻辑函数与卡诺图的关系25

2.5.5 卡诺图的特性28

2.5.6 用卡诺图求逻辑函数最简“与或”式29

2.5.7 包含无关项的函数化简35

2.6.1 多输出端电路37

2.6 逻辑函数简化中的实际问题37

2.6.2 只有原变量输入的逻辑电路的简化40

第3章 组合逻辑电路的分析与设计41

3.1 逻辑电路设计标准41

3.2 组合逻辑电路的基本概念42

3.2.1 正负逻辑概念42

3.2.2 完备集概念44

3.3 组合电路的分析45

3.3.1 组合电路的分析步骤45

3.3.2 组合电路分析举例45

3.4 组合逻辑的设计方法49

3.5 多输出函数组合电路的设计51

3.6 常用集成组合电路53

3.6.1 编码器及其应用53

3.6.2 译码器及其应用58

3.6.3 数据选择器和数据分配器67

3.6.4 数值比较器74

3.6.5 奇偶检验产生器80

3.6.6 算术电路83

3.7 组合逻辑电路中的竞争冒险89

3.7.2 竞争冒险的判别90

3.7.1 产生竞争冒险的原因90

3.7.3 消除竞争冒险的方法92

第4章 触发器94

4.1 基本RS触发器94

4.2 ？锁存器96

4.3 钟控RS触发器97

4.4 D锁存器98

4.5 边沿触发D触发器99

4.6 主从RS触发器100

4.7 主从JK触发器101

4.8 边沿触发JK触发器102

4.9 T触发器103

第5章 时序电路的分析与设计104

5.1 时序电路的一般概念104

5.1.1 时序电路的特点104

5.1.2 时序电路的分类105

5.1.3 时序电路的描述方法106

5.2 同步时序电路的分析108

5.2.1 同步时序电路分析步骤108

5.2.2 时序电路分析举例111

5.3 同步时序电路的设计113

5.3.1 原始状态转换图或状态转换表的形成114

5.3.2 状态转化116

5.3.3 状态分配123

5.3.4 确定触发器，激励函数和输出函数124

5.3.5 确定逻辑电路图126

5.4 同步时序电路设计举例126

5.5 异步时序电路分析136

5.5.1 脉冲异步时序电路分析136

5.5.2 电平异步时序电路分析140

5.5.3 脉冲异步时序电路设计147

5.5.4 电平异步时序电路设计157

第6章 时序集成电路173

6.1 寄存器及其应用173

6.1.1 基本寄存器173

6.1.2 并行寄存器174

6.1.3 移位寄存器177

6.2 计数器及其应用191

6.2.1 异步二进制计数器192

6.2.2 同步二进制计数器194

6.2.3 触发器构成模N计数器195

6.2.4 集成计数器及其应用199

6.3.1 信号发生器212

6.3 时序模块的应用212

6.3.2 节拍分配器215

6.3.3 并行数据—串行传输215

6.3.4 程序分频器的实现218

6.3.5 可编程序列产生器219

第7章 可编程逻辑器件221

7.1 专用集成电路222

7.1.1 可编程逻辑器件223

7.1.2 可编程只读存储器和可编程逻辑阵列223

7.1.4 通用阵列逻辑224

7.1.3 可编程阵列逻辑224

7.2 现场可编程门阵列／复杂可编程逻辑器件概述225

7.3 PLD/FPGA结构与原理226

7.3.1 基于乘积项的PLD结构226

7.3.2 查找表的原理与结构228

7.4 Altera产品简介230

7.4.1 Altera PLD的优点230

7.4.2 Altera系列芯片231

7.5 Altera的MAX7000系列器件介绍235

7.5.1 MAX概述235

7.5.2 MAX7000的功能描述236

7.5.4 MAX7000输出配置242

7.5.3 MAX7000可编程速度／功率控制242

7.5.5 MAX7000器件编程243

7.5.6 MAX7000边界扫描243

7.5.7 MAX7000设计加密243

7.5.8 MAX7000一般性测试243

7.5.9 MAX7000的QFP运载架和开发插座244

7.6 FPGA设计中毛刺的问题244

7.6.1 基本概念244

7.6.2 FPGA中的冒险现象244

7.6.3 如何处理毛刺245

7.7 数字系统的时钟248

第8章 硬件描述语言Verilog HDL257

8.1 Verilog HDL简介258

8.2 Verilog HDL特性259

8.2.1 程序模块259

8.2.2 延时260

8.2.3 几种描述方式261

8.2.4 设计描述的模拟265

8.3 Verilog HDL基本语法要素268

8.4 Verilog HDL的表达式281

8.5.1 计数器289

8.5 实例289

8.5.2 锁存器291

8.5.3 寄存器292

8.5.4 双向总线296

8.5.5 元件例化与层次设计298

8.5.6 简单的状态机300

8.5.7 加法器程序及相应的测试向量302

第9章 MAX PLUSⅡ快速入门311

9.1 MAX PLUSⅡ的安装311

9.2 设计输入311

9.2.1 图形设计输入313

9.2.2 文本设计输入315

9.2.3 创建顶层文件和层次显示315

9.3 项目编译316

9.4 模拟仿真322

9.5 定时分析324

9.6 器件编程325

9.7 具体实例327

9.8 DDS系统设计328

附录 1DDS系统原程序331

附录 2部分常用元器件符号对照表355