数字逻辑原理与工程设计 第2版PDF|Epub|txt|kindle电子书版本网盘下载

数字逻辑原理与工程设计 第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一章 数制与编码1

引言1

1.1进位计数制与数制转换1

1.1.1进位计数制及其表示1

1.1.2数制转换4

1.2带符号二进制数的代码表示12

1.2.1原码12

1.2.2反码14

1.2.3补码15

1.2.4原码、反码和补码之间的转换17

1.2.5溢出的判断和变形码19

1.3其他常用编码21

1.3.1十进制数的二进制编码21

1.3.2字符代码23

1.3.3可靠性编码25

小结33

习题134

第二章 布尔代数基础36

引言36

2.1布尔代数的基本概念36

2.1.1布尔变量及其基本运算36

2.1.2布尔函数及其表示方法38

2.1.3布尔函数的“相等”概念39

2.2布尔代数的公式、定理和规则40

2.2.1布尔代数的基本公式40

2.2.2布尔代数的主要定理42

2.2.3布尔代数的重要规则43

2.3布尔函数的基本形式45

2.3.1函数的“积之和”与“和之积”表示形式45

2.3.2函数的“标准积之和”与“标准和之积”形式46

2.4不完全确定的布尔函数50

2.5布尔函数的化简51

2.5.1代数化简法52

2.5.2卡诺图化简法54

2.5.3列表化简法62

小结71

习题271

第三章 逻辑门电路76

引言76

3.1半导体器件的开关特性76

3.1.1二极管的开关特性76

3.1.2三极管的开关特性79

3.1.3 MOS管的开关特性81

3.2基本逻辑门电路83

3.2.1“与”门电路83

3.2.2“或”门电路83

3.2.3“非”门电路84

3.3 TIL门电路87

3.3.1 TTL“与非”门87

3.3.2集电极开路门和三态门94

3.3.3其他逻辑功能的TTL门电路98

3.4 CMOS门电路101

3.4.1 CMOS反相器101

3.4.2其他逻辑功能的CMOS门电路103

3.5集成门电路的使用105

小结106

习题3106

第四章 组合逻辑电路的分析和设计110

引言110

4.1常用逻辑门的图形符号110

4.2布尔函数的实现111

4.2.1用“与非”门实现布尔函数112

4.2.2用“或非”门实现布尔函数112

4.2.3用“与或非”门实现布尔函数113

4.3组合电路的分析114

4.4组合电路的设计116

4.5常用组合电路120

4.5.1加法器120

4.5.2十进制数字的7段显示128

4.5.3代码转换电路132

4.5.4二进制比较器134

4.5.5阵列乘法器137

4.6二进制译码器138

4.6.1二进制译码器的功能和组成138

4.6.2用中规模集成译码器进行设计139

4.7多路选择器141

4.7.1多路选择器的逻辑功能和组成141

4.7.2用多路选择器进行逻辑设计142

4.8多路分配器146

4.9组合电路中的险态148

小结151

习题4151

第五章 触发器154

引言154

5.1基本RS触发器154

5.1.1电路结构和工作原理154

5.1.2逻辑功能描述方法155

5.2同步RS触发器157

5.2.1电路结构和工作原理157

5.2.2同步触发器的动作特点158

5.3主从触发器159

5.3.1主从JK触发器159

5.3.2主从触发器的动作特点161

5.4边沿触发器162

5.4.1边沿JK触发器162

5.4.2边沿 D触发器166

5.4.3边沿 T触发器168

5.5触发器的脉冲工作特性169

小结171

习题5171

第六章 时序电路175

引言175

6.1时序电路与时序机175

6.1.1时序电路的结构和特点176

6.1.2时序机的定义177

6.1.3时序机的状态表和状态图177

6.1.4完全定义机和不完全定义机179

6.2同步时序电路的分析与设计180

6.2.1建立原始状态表181

6.2.2状态表的化简183

6.2.3状态分配194

6.2.4确定激励函数和输出函数197

6.2.5分析与设计举例200

6.3常用的同步时序电路207

6.3.1寄存器207

6.3.2计数器208

6.3.3节拍信号发生器212

6.4脉冲异步时序电路的分析与设计216

6.4.1异步时序电路的结构特点和分类216

6.4.2脉冲异步时序电路的分析与设计217

6.5电平异步时序电路的分析与设计221

6.5.1电平异步时序电路的描述方法221

6.5.2建立原始流程表222

6.5.3流程表的简化225

6.5.4流程表的状态分配226

6.5.5电平异步时序电路的险态231

6.5.6分析与设计举例232

小结238

习题6239

第七章 数字系统设计基础245

引言245

7.1概述245

7.1.1数字系统的定义和特点245

7.1.2数字系统的历史247

7.1.3现代数字系统的一般结构248

7.2数字系统的设计过程249

7.2.1需求分析249

7.2.2系统设计和实现251

7.2.3系统测试254

7.3数字系统设计262

7.3.1基于通用微处理器／DSP的设计262

7.3.2基于集成电路的设计265

7.3.3基于可编程逻辑器件的设计267

7.3.4基于ASIC的设计268

7.4数字系统辅助设计工具268

7.4.1印制电路板设计工具269

7.4.2 ASIC设计工具271

7.4.3 FPGA设计工具272

7.5数字系统设计的发展趋势273

小结274

习题7274

第八章 可编程逻辑器件275

引言275

8.1概述275

8.1.1可编程逻辑器件的发展历史275

8.1.2可编程逻辑器件的原理276

8.1.3可编程逻辑器件的分类及比较278

8.1.4 PLD的逻辑表示法279

8.2可编程存储器280

8.2.1可编程只读存储器280

8.2.2可擦除的可编程只读存储器282

8.2.3采用PROM的组合逻辑设计283

8.3复杂可编程逻辑器件284

8.3.1概述284

8.3.2 Altera的CPLD285

8.3.3 Xilinx的CPLD290

8.4现场可编程门阵列296

8.4.1概述296

8.4.2 Altera的FPGA297

8.4.3 Xilinx的FPGA304

8.4.4 Actel的FPGA310

小结317

习题8317

第九章Verilog HDL语言318

引言318

9.1概述318

9.2 Verilog HDL程序基本结构319

9.3信号322

9.4模块体的描述325

9.5行为级建模335

9.5.1数据类型335

9.5.2运算符及表达式338

9.5.3结构说明语句340

9.5.4复杂语句342

9.5.5时序控制346

9.5.6阻塞赋值和非阻塞赋值348

9.5.7任务与函数351

9.5.8 Verilog HDL预编译指令354

9.6可综合性设计355

9.7测试环境设计357

9.8 Verilog HDL设计高级专题358

9.8.1寄存器359

9.8.2多时钟域361

9.8.3同步复位和异步复位363

9.8.4可配置电路设计365

9.8.5 Verilog HDL语言的设计风格367

小结369

习题9369

第十章 基于FPGA的数字系统设计实例370

引言370

10.1设计任务描述370

10.2需求分析371

10.3系统设计与实现373

10.3.1算法设计373

10.3.2系统实现374

10.4系统仿真与测试400

10.5综合与布局布线404

10.6板上FPGA验证407

小结408

习题10409

部分习题参考答案410

参考文献425