EDA工程方法学PDF|Epub|txt|kindle电子书版本网盘下载

EDA工程方法学PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录1

第1章　EDA工程概论1

1.1 概论1

1.2　EDA工程发展历程3

1.3　EDA工程概念5

1.3.1 EDA工程的实现载体6

1.3.2　EDA工程的设计语言7

1.3.3 EDA系统的框架结构8

1.4　EDA工程的基本特征8

1.5.1　全定制设计方法10

1.5　集成电路设计方法10

1.5.2　符号法版图设计11

1.5.3　半定制设计方法12

1.5.4　可编程器件设计方法14

1.5.5 不同集成电路设计方法的比较15

1.6　EDA工程的范畴15

1.6.1　EDA工程的硬件产品设计方法学15

1.6.2　EDA工程的软件工具设计方法学16

1.6.3　EDA工程的应用范畴17

1.7　EDA工程的设计流程18

1.8.1　EDA工程学科与微电子技术的关系20

1.8　EDA工程和微电子技术20

1.8.2　其他学科与微电子结合诞生新的技术22

第2章　EDA工程设计方法24

2.1　IC设计描述法24

2.1.1　集成电路设计的描述方法24

2.1.2　行为描述法26

2.2　IP复用方法28

2.2.1 问题的提出28

2.2.2　软IP核与硬IP核31

2.2.3　设计复用方法33

2.2.4　基于IP模块的设计技术36

2.2.5　硬件参数提取提高IP利用率40

2.3　ASIC设计法42

2.3.1　ASIC设计概述42

2.3.2　用可编程逻辑器件设计ASIC43

2.3.3 用门阵列设计ASIC（半定制法）46

2.3.4　用标准单元设计ASIC（半定制法）52

2.4　大规模集成电路（VLSI）设计方法53

2.5 以集成平台为基础的设计方法55

2.5.1　集成平台的概念56

2.5.2　集成平台的结构58

2.5.3　集成平台的发展59

2.6　集成系统设计方法60

2.6.1　片上系统概念60

2.6.2　片上系统的一般设计方法65

2.6.3 片上系统的分层设计方法67

2.6.4　片上系统的集成设计方法71

2.6.5 片上系统设计的关键问题78

2.6.6　片上系统面向对象的设计方法81

2.6.7　可编程系统级芯片的结构83

2.6.8　可编程系统级芯片的设计方法86

2.6.9　片上系统的测试方法88

2.6.10　片上系统的设计实例（一）——单片微处理器系统芯片93

2.6.11 片上系统的设计实例（二）——32位微处理器系统芯片97

2.6.12 片上系统的设计实例（三）——多处理器系统芯片98

2.6.13　系统芯片展望101

2.7　EDA工程集成设计环境IDE103

2.7.1　集成设计环境的概念104

2.7.2　趋向集成化的EDA工具平台105

2.7.3　EDA工程的框架结构111

2.8　虚拟器件协同设计环境115

2.8.3 行为级虚拟器件建模116

2.8.2　设计流程116

2.8.1 一个从系统到芯片的完整设计流程116

2.8.4　结构级虚拟器件建模118

2.8.5 行为级到结构级映射119

2.8.6　系统级设计和实现的无缝连接119

2.9　软硬件协同设计方法120

2.9.1　软硬件协同设计语言120

2.9.2　软硬件划分的问题121

2.9.3　软硬件协同设计的划分方法122

2.9.4　限制满足性问题122

2.9.5　软硬件协同设计工具123

2.9.6　推导指令124

2.9.7　统一的表述125

2.9.8　设计指令的建立125

2.10　EDA工程的分层设计方法128

2.11　e-DA网上设计方法138

2.11.1 网上设计环境138

2.11.2　远程IC设计环境139

2.12　EDA工程的仿生学方法141

2.12.1　概述141

2.12.2　进化硬件142

2.12.3 POE模型142

2.12.4 电子胚胎结构模型143

2.12.5　仿生SoC芯片模型144

第3章　EDA工程建模方法146

3.1　模型的概念146

3.2 VHDL建模147

3.3　组合电路模型148

3.3.1　编码器的设计148

3.3.2　译码器的设计150

3.3.3　选择器的设计154

3.3.4　运算器的设计155

3.4.1　时钟边沿的描述157

3.4　时序电路建模157

3.4.2 时序电路中复位信号Reset的VHDL描述方法159

3.5　状态机模型162

3.5.1　状态机建模162

3.5.2　优化性能164

3.5.3 资源利用166

3.5.4　Std match函数167

3.5.5　消除锁存器168

3.6　微处理器模型168

3.6.1 寄存器级模型特点168

3.6.2　寄存器级数据流模型的特点170

3.6.3　集成系统的划分171

3.6.4　精简指令集计算机173

3.6.5　URSIC处理器级程序设计176

3.7　PLD的物理模型180

3.7.1　互连引发的问题181

3.7.2　高度可预测183

3.8　数字电子系统模型183

3.9　并行建模环境185

3.10　深亚微米建模189

4.1　综合的概念193

第4章　EDA工程综合方法193

4.2　逻辑综合194

4.2.1 单输出函数的综合194

4.2.2 多输出函数的综合195

4.3　时序电路逻辑综合196

4.3.1 时序状态机的模型197

4.3.2　时序电路的综合198

4.3.3 时序电路状态机的最小化198

4.3.4　时序电路状态划分199

4.3.5 不完全确定的时序电路状态机的化简201

4.3.6　时序电路的状态分配203

4.4　用EDA工具进行自动综合205

4.5　算法综合206

4.6　调度技术207

4.6.1 调度函数与时间变量和资源变量的关系208

4.6.2　操作的调度类型208

4.6.3 调度中控制结构的处理209

4.6.4　调度算法的分类210

4.6.5　调度中控制结构的处理212

4.6.6　功能单元库215

4.7　分配技术216

4.7.1 分配问题216

4.7.2　分配算法217

4.8　设计规划综合方法219

4.8.1 设计规划综合220

4.8.2　模块设计方法221

4.8.3　模块的实现222

4.9　分层物理综合方法223

4.9.1　物理综合边界223

4.9.2　模块规模的影响224

4.9.3　分层结构的优点225

4.9.4　底层规划225

5.1 概述228

第5章　EDA工程仿真方法228

5.2　仿真方法229

5.2.1　仿真的级别229

5.2.2　仿真系统的基本组成230

5.2.3　常用仿真方法232

5.3　功能仿真233

5.3.1　功能仿真的概念233

5.3.2　功能仿真的模型234

5.3.3　信号状态值235

5.3.4　延迟模型239

5.3.5　元件模型242

5.4　逻辑仿真245

5.4.1　仿真过程245

5.4.2　事件表驱动仿真算法247

5.4.3 三值仿真算法与竞争冒险检测252

5.5　开关级仿真254

5.5.1　开关级电路模型254

5.5.2　计算节点信号状态的强度比较算法256

5.5.3　等效阻容网络算法260

5.5.4　信号延迟的计算261

5.6　高层次仿真266

5.5.5 门、功能块级和开关级的混合仿真处理266

5.6.1 VHDL仿真系统的组成267

5.6.2 VHDL内部模型的确立269

5.7　VHDL仿真算法277

5.8　仿真工具实例——Saber282

第6章　FDA工程可测试设计方法288

6.1 概述288

6.1.1　可测试设计288

6.1.2　内建自测试290

6.1.4　可测试设计技术的发展292

6.1.3　可测试设计中的功耗优化问题292

6.2　测试方法的范畴294

6.3　可测试性分析295

6.4　测试矢量生成296

6.4.1　组合电路测试297

6.4.2　时序电路测试298

6.5　可测试性结构设计300

6.5.1　分块测试300

6.5.2　扫描测试设计301

6.5.3 内建自测试（BIST）306

6.6.1 测试平台的搭建310

6.6　测试（平台）程序的设计方法310

6.6.2　不同仿真目的对测试平台设计的要求311

6.6.3 用子程序方式建立测试平台312

6.7　测试程序设计314

6.7.1　表格式测试程序设计314

6.7.2　文件I/O式测试程序设计318

6.8　测试方法应用（一）——片上存储器测试325

6.9　测试方法应用（二）——ASIC测试326

6.10　测试方法应用（三）——嵌入式系统测试331

6.10.1　测试方法332

6.10.2　测试的步骤333

6.10.3　UML测试结构335

6.10.4　测试的执行336

6.10.5　测试方法的推广337

6.11 可制造设计／可测试设计（DFM/DFT）338

6.11.1 面向制造的设计339

6.11.2 实现CIM（计算机集成制造）340

6.11.3 集成化工序340

6.11.4　测试和设计部门之间的沟通341

第7章　EDA工程时序分析方法342

7.1 静态时序的分析（STA）方法342

7.1.2　耦合问题343

7.1.1　考虑分布参数的建模343

7.1.3　分析邻线耦合344

7.1.4　门级延迟问题345

7.1.5　解决方案346

7.2　关键路径的时序分析方法347

7.2.1　静态时序分析工具的基本概念348

7.2.2　时序分析工具的使用349

7.2.3　注意事项350

7.3　深亚微米工艺的时序分析方法351

7.3.1 动态模型352

7.3.2　行为模式353

7.4　面向ASIC的时序分析方法354

7.4.1　超级芯片建模结构355

7.4.2　单元库的开发356

7.5　通过噪声分析发现时序错误的方法358

7.5.1 串扰效应358

7.5.2　噪声时序分析方法的应用360

第8章　EDA工程故障测试方法362

8.1　故障测试概述362

8.2　故障模型363

8.3　故障仿真364

8.4　信号完整性分析365

8.4.1　IBIS模型368

8.4.2　PSPICE模型369

8.4.3 SPICE模型和IBIS模型比较372

8.5 故障测试方法——JTAG法373

8.5.1　集成电路测试标准375

8.5.2　标准模块描述375

8.5.3　集成电路在系统编程标准379

8.5.4　JTAG接口应用于PLD器件编程383

9.1　概述384

第9章　EDA工程验证方法384

9.2　组合电路和时序电路的验证方法385

9.2.1 组合电路的逻辑验证386

9.2.2　时序电路的逻辑验证387

9.3 基于符号处理的形式验证方法387

9.4　基于时序逻辑的验证方法390

9.5　用状态迁移表的验证方法392

9.6　归纳断言法393

9.6.1　工作原理393

9.6.2　寄存器传输语言及其公理定义396

9.6.3　验证实例399

9.7　形式验证的HDL方法400

9.8　用测试平台语言实现自动验证406

9.9　在深亚微米设计中借助等效检验进行形式验证409

9.10　硬／软件并行设计与SoC验证413

9.11　深亚微米工艺条件下的验证工具419

9.12　大型FPGA器件仿真验证421

9.13　嵌入式处理器验证环境425

9.14　验证工具应用实例和验证方法进展430

9.14.1　应用实例430

9.14.2　验证方法的进展433

10.1.1　EDA工程方法与设计流程434

第10章　EDA工程流程规划方法434

10.1　流程的概念434

10.1.2　集成电路产业流程435

10.1.3 系统层与算法层设计流程436

10.1.4　高层次综合设计流程437

10.1.5　ASIC设计流程437

10.2　混合信号设计环境与开发流程439

10.2.1 SPECTRE电路仿真器440

10.2.2 SPECTRE RF电路仿真工具441

10.2.3　其他模块的功能443

10.3 自建系统级芯片验证流程（COT）444

10.4　基于模块的设计流程449

10.4.1　设计环境450

10.4.2 设计工具452

10.4.3 设计流程453

10.5　基于FPGA的硬宏（IP）设计流程455

10.5.1 问题的提出455

10.5.2　解决方法456

10.5.3　进一步的讨论458

10.6　设计流程应用实例458

10.6.1　实现载体的选择458

10.6.2　设计语言的选择459

10.6.3　验证工具的选择460

10.6.4　IC设计参考流程461

第11章　EDA工程的实现方法463

11.1　设计实现的概念463

11.1.1 设计实现初步463

11.1.2　设计实现与逻辑综合的区分465

11.2　EDA工程的CPLD实现方法466

11.2.1 可编程技术467

11.2.2　专用集成电路（ASIC）469

11.2.3　复杂可编程器件（CPLD）475

11.2.4　现场可编程门阵列（FPGA）478

11.2.5 百万门级FPGA的设计方法484

11.3　EDA工程的物理实现方法489

11.3.1　物理设计489

11.3.2　设计规则491

11.3.3　CMOS电路加工工艺493

11.3.4　集成电路版图全定制设计方法498

11.3.5 物理综合（版图综合Layout Synthesis）498

11.3.6　深亚微米条件下物理设计方法500

11.4.1 半导体产业模式的转变504

11.4 EDA工程的工业实现方法504

11.4.2　无晶圆厂ASIC公司（Fabless）505

11.4.3 芯片代工厂（Foundry）506

11.4.4　IP设计公司（Chipless）508

11.4.5 设计代工厂（Design Foundry）508

11.4.6　设计服务公司（Design Service）509

11.5　多晶圆服务（MPW）513

11.5.1　MPW服务业务的重要性513

11.5.2　多项目晶圆（MPW）介绍520

11.5.3 国际多项目晶圆计划综述523

11.5.4 多项目晶圆（MPW）费用支出527

11.5.5　国内外MPW计划的比较529

11.5.6　芯片设计生产率的度量532

第12章　EDA工程方法学进展536

12.1　IC设计方法学进展536

12.1.1 自顶向下设计方法受到挑战536

12.1.2　C语言用于IC系统级设计537

12.1.3 物理设计转向COT设计方法537

12.1.4　EDA向EDO的转变537

12.1.5　IC设计技术的发展538

12.1.6　共享RTL设计方法541

12.1.7　设计复用方法541

12.2.1　动态可重构技术原理542

12.2　动态可重构技术542

12.2.2　动态可重构技术应用543

12.2.3 动态可重构技术有待解决的问题544

12.2.4　动态可重构芯片列举545

12.3　EDA设计工具的进展546

12.4　实现载体的发展548

12.4.1 系统级可重编程芯片551

12.4.2　集成高带宽互连技术551

英汉名词缩略语对照表553

参考文献558