TMS320C28x系列DSP的CPU与外设 上PDF|Epub|txt|kindle电子书版本网盘下载

TMS320C28x系列DSP的CPU与外设 上PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录1

第1章 芯片结构及性能概述1

1.1　TMS320C28x系列芯片的结构及性能1

1.2　引脚分布及引脚功能5

第2章　中央处理单元CPU17

2.1　CPU概述17

2.1.1　同其他TMS320C2000 CPUs的兼容性17

2.1.2　CPU的组成18

2.1.5　CPU的信号19

2.1.4　仿真逻辑19

2.1.3　CPU的主要特性19

2.2　CPU的结构及总线20

2.2.1　CPU结构20

2.2.2　地址和数据总线21

2.3　CPU的寄存器阵列22

2.3.1　累力器（ACC、AH、AL）24

2.3.2　被乘数寄存器（XT）25

2.3.3 结果寄存器（P、PH、PL）25

2.3.4　数据页指针（DP）26

2.3.5　堆栈指针（SP）26

2.3.6　辅助寄存器（XAR0～XAR7、AR0～AR7）27

2.3.8　返回程序寄存器（RPC）28

2.3.9　中断控制寄存器（IFR、IER、DBGIER）28

2.3.7　程序计数器（PC）28

2.3.10　状态寄存器（ST0）29

2.3.11　状态寄存器（ST1）41

2.4　程序流45

2.4.1　中断45

2.4.2　分支、调用及返回45

2.5　乘法操作46

2.5.1　16位×16位的乘法46

2.4.4　指令流水线46

2.4.3　单个指令的重复执行46

2.5.2　32位×32位的乘法47

2.6　移位操作48

第3章　CPU的中断系统和复位53

3.1　CPU中断概述53

3.2　CPU中断向量和优先级54

3.3　可屏蔽中断55

3.3.1 中断标志寄存器（IFR）56

3.3.2　中断使能寄存器（IER）和调试中断使能寄存器（DBGIER）57

3.3.3　可屏蔽中断的标准操作58

3.4　非屏蔽中断62

3.4.1　INTR指令62

3.4.2　TRAP指令62

3.4.3　非屏蔽硬件中断64

3.5　非法指令陷阱65

3.6　硬件复位65

第4章　流水线67

4.1　指令流水线67

4.1.2　取指令机制68

4.1.1　减弱流水线段68

4.1.3　地址计数器FC、IC和PC69

4.2　可视流水线操作70

4.3　流水线活动的冻结72

4.3.1　等待状态72

4.3.2　指令无用状态72

4.4　流水线的保护73

4.4.1　对同一数据空间进行读写时的保护73

4.4.2　保护寄存器冲突74

4.5.1 非保护的程序空间读和写76

4.5.2　对影响另一存储单元的单元进行读写76

4.5　非保护流水线冲突的避免76

4.5.3　写操作后的读保护模式77

第5章　存储器映像79

5.1 片内程序／数据存储器［1］［2］79

5.2　片内Flash和OTP存储器85

5.2.1　Flash存储器和OTP存储器85

5.2.2　Flash和OTP存储器的电源模式86

5.2.3　Flash流水线模式88

5.2.4　Flash和OTP的寄存器88

5.3.1　功能说明92

5.3　代码安全模块（CSM）92

5.3.2　CSM对其他片内资源的影响93

5.3.3　用户应用程序中的合并代码安全性94

5.3.4　保护安全逻辑要做的和不要做的（Dos and Don'ts）97

5.3.5　CSM特点总结97

5.4　片外存储器及外部接口XINTF97

5.4.1　功能说明98

5.4.2　XINTF配置综述99

5.4.3　建立、激活及跟踪状态的配置102

5.4.4　XINTF寄存器105

5.4.5　信号说明114

5.4.6　波形115

5.4.7　外部DMA支持（XHOLD、XHOLDA）118

5.5　各存储器映像区域的等待状态［1］119

第6章　C28x的寻址方式及汇编语言简介121

6.1 寻址方式121

6.2　寻址方式选择位（AMODE）122

6.3　汇编器／编译器对AMODE位的跟踪124

6.4　直接寻址方式（DP）125

6.5　堆栈寻址方式（SP）126

6.6　间接寻址方式127

6.6.1　C28x的间接寻址方式（XAR0～XAR7）127

6.6.2　C2xLP的间接寻址方式（ARP、XAR0～XAR7）129

6.6.3　循环间接寻址方式（XAR6、XAR1））139

6.7　寄存器寻址方式141

6.7.1　32位寄存器寻址方式141

6.7.2　16位寄存器寻址方式142

6.8　数据／程序／IO空间立即寻址方式144

6.9　程序空间间接寻址方式145

6.10　字节寻址方式147

6.11　32位操作的定位148

6.12　C28x汇编语言简介148

7.1 时钟和系统控制159

第7章　时钟和系统控制159

7.2　振荡器OSC和锁相环PLL时钟模块163

7.2.1　基于PLL的时钟模块163

7.2.2　外部参考振荡器时钟选择165

7.3　低功耗方式模块165

7.4　看门狗模块167

7.4.1　有关寄存器168

7.4.2　仿真需要考虑的事项170

第8章　片内外设的中断扩展（PIE）171

8.1　PIE控制器概述171

8.2　向量表映像173

8.3　中断源175

8.3.1 多通道中断处理过程176

8.3.2　使能和禁止多通道外设中断177

8.3.3　从外设到CPU的多通道中断请求流程178

8.3.4　PIE向量表179

8.4　PIE配置寄存器184

8.5　PIE中断寄存器185

8.6　外部中断控制寄存器193

9.1.1　在引导ROM中XMPNMC的作用197

9.1　引导ROM概述197

第9章　引导ROM及引导装载器功能197

9.1.2　片内ROM介绍198

9.2　引导ROM版本和求和校验信息199

9.3　CPU向量表200

9.4　引导装载器（Bootloader）特性201

9.4.1　Bootloader操作过程201

9.4.2　Bootloader设置203

9.4.3　Bootloader模式204

9.4.4　Bootloader数据流结构206

9.4.5　8位模式源程序数据流的通用结构208

9.4.6　基本的数据传输过程211

9.4.7　初始化引导汇编程序（InitBoot）212

9.4.8　引导模式选择函数（SelectBootMode）213

9.4.9　SCI引导函数（SCI_Boot）214

9.4.10　并行引导函数（Parallel_Boot）216

9.4.11　SPI引导函数（SPI_Boot）219

9.4.12　退出引导汇编程序（ExitBoot）222

9.5　建立引导表223

9.6　Bootloader代码列表224

10.2　调试接口252

10.1　仿真特性概括252

第10章　仿真特性252

10.3　调试术语254

10.4　控制方式255

10.4.1　停止方式255

10.4.2　实时方式256

10.4.3　停止方式和实时方式总结258

10.5　异常中断和ABORTI指令259

10.6　DT-DMA机制259

10.7.1　分析断点261

10.7　分析断点、观察点和计数器261

10.7.2　观察点262

10.7.3　基准计数器／事件计数器263

10.7.4　典型的分析单元结构263

10.8　数据记录（Data Logging）264

10.8.1　产生数据记录传送缓冲器264

10.8.2　正确访问仿真寄存器267

10.8.3　数据记录中断（DLOGINT）268

10.8.4　数据记录举例268

10.9　共享分析资源270

10.10　诊断和恢复271