Verilog HDL数字集成电路设计原理与应用PDF|Epub|txt|kindle电子书版本网盘下载

Verilog HDL数字集成电路设计原理与应用PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 Verilog HDL数字集成电路设计方法概述1

1.1 数字集成电路的发展和设计方法的演变1

1.2 硬件描述语言3

1.3 Verilog HDL的发展和国际标准3

1.4 Verilog HDL和VHDL5

1.5 Verilog HDL在数字集成电路设计中的优点7

1.6 功能模块的可重用性9

1.7 IP核和知识产权保护9

1.8 Verilog HDL在数字集成电路设计流程中的作用10

本章小结11

思考题和习题11

第2章 Verilog HDL基础知识13

2.1 Verilog HDL的语言要素13

2.1.1 空白符13

2.1.2 注释符13

2.1.3 标识符和转义标识符14

2.1.4 关键字14

2.1.5 数值15

2.2 数据类型17

2.2.1 物理数据类型18

2.2.2 连线型和寄存器型数据类型的声明21

2.2.3 存储器型22

2.2.4 抽象数据类型22

2.3 运算符24

2.3.1 算术运算符24

2.3.2 关系运算符25

2.3.3 相等关系运算符26

2.3.4 逻辑运算符27

2.3.5 按位运算符27

2.3.6 归约运算符28

2.3.7 移位运算符29

2.3.8 条件运算符30

2.3.9 连接和复制运算符30

2.4 模块31

2.4.1 模块的基本概念31

2.4.2 端口33

本章小结33

思考题和习题34

第3章 Verilog HDL程序设计语句和描述方式35

3.1 数据流建模35

3.2 行为级建模37

3.2.1 过程语句38

3.2.2 语句块41

3.2.3 过程赋值语句44

3.2.4 连续赋值语句47

3.2.5 条件分支语句49

3.2.6 循环语句53

3.3 结构化建模57

3.3.1 模块级建模57

3.3.2 门级建模64

3.3.3 开关级建模66

本章小结68

思考题和习题68

第4章 Verilog HDL数字逻辑电路设计方法71

4.1 Verilog HDL语言的设计思想和可综合特性71

4.2 组合电路的设计74

4.2.1 数字加法器77

4.2.2 数据比较器80

4.2.3 数据选择器81

4.2.4 数字编码器82

4.2.5 数字译码器87

4.2.6 奇偶校验器89

4.3 时序电路的设计91

4.3.1 触发器96

4.3.2 计数器99

4.3.3 移位寄存器100

4.3.4 序列信号发生器101

4.4 有限同步状态机105

本章小结115

思考题和习题115

第5章 仿真验证与Testbench编写119

5.1 Verilog HDL电路仿真和验证概述119

5.2 Verilog HDL测试程序设计基础120

5.2.1 Testbench及其结构120

5.2.2 测试平台举例123

5.2.3 Verilog HDL仿真结果确认126

5.2.4 Verilog HDL仿真效率128

5.3 与仿真相关的系统任务129

5.3.1 $display和$write129

5.3.2 $monitor和$strobe131

5.3.3 $time和$realtime133

5.3.4 $finish和$stop134

5.3.5 $readmemh和$readmemb136

5.3.6 $random137

5.3.7 值变转储文件系统任务138

5.4 信号时间赋值语句142

5.4.1 时间延迟的语法说明142

5.4.2 时间延迟的描述形式143

5.4.3 边沿触发事件控制147

5.4.4 电平敏感事件控制151

5.5 任务和函数152

5.5.1 任务152

5.5.2 函数156

5.5.3 任务与函数的区别159

5.6 典型测试向量的设计160

5.6.1 变量初始化160

5.6.2 数据信号测试向量的产生161

5.6.3 时钟信号测试向量的产生162

5.6.4 总线信号测试向量的产生164

5.7 用户自定义元件模型166

5.7.1 UDP的定义与调用166

5.7.2 UDP应用实例167

5.8 基本门级元件和模块的延迟建模170

5.8.1 门级延迟建模170

5.8.2 模块延迟建模174

5.8.3 与时序检查相关的系统任务177

5.9 编译预处理语句178

5.9.1 宏定义178

5.9.2 文件包含处理180

5.9.3 仿真时间标度181

5.9.4 条件编译182

5.9.5 其它语句183

5.10 Verilog HDL测试方法简介183

本章小结184

思考题和习题184

第6章 Verilog HDL高级程序设计举例188

6.1 数字电路系统设计的层次化描述方法188

6.2 典型电路设计192

6.2.1 加法器树乘法器192

6.2.2 Wallace树乘法器196

6.2.3 复数乘法器198

6.2.4 FIR滤波器的设计199

6.2.5 片内存储器的设计203

6.2.6 FIFO设计208

6.2.7 键盘扫描和编码器212

6.2.8 log函数的Verilog HDL设计219

6.2.9 CORDIC算法的Verilog HDL实现223

6.3 总线控制器设计231

6.3.1 UART接口控制器231

6.3.2 SPI接口控制器236

本章小结240

思考题和习题240

第7章 仿真测试工具和综合工具242

7.1 数字集成电路设计流程简介242

7.1.1 设计规范242

7.1.2 设计划分243

7.1.3 设计输入243

7.1.4 仿真243

7.1.5 综合244

7.1.6 适配布线244

7.1.7 时序分析244

7.1.8 物理验证245

7.1.9 设计结束245

7.2 测试和仿真工具245

7.2.1 ModelSim的使用246

7.2.2 NC-Verilog的使用254

7.3 综合工具257

7.3.1 Synplify的使用257

7.3.2 Design Compiler的使用262

7.4 测试和综合举例265

7.4.1 自动布局布线265

7.4.2 后仿真266

7.4.3 在ModelSim中加入仿真库268

本章小结270

思考题和习题270

第8章 设计与验证语言的发展趋势272

本章小结276

思考题和习题276

参考文献277