现代计算机组成原理PDF|Epub|txt|kindle电子书版本网盘下载

现代计算机组成原理PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　概述1

1.1　现代计算机组成原理课的任务1

1.1.1 问题的提出1

1.1.2　探索解决问题的方法3

1.2 EDA技术5

1.3　FPGA器件6

1.3.1　FPGA的发展历程6

1.3.2　Cyclone系列FPGA7

1.4 硬件描述语言VHDL8

1.5　EDA设计流程9

1.6　QuartusII简介11

1.7 CISC和RISC处理器12

1.8　FPGA在现代计算机领域中的应用14

第2章 VHDL与QuartusII应用16

2.1 VHDL基本语句语法16

2.1.1　组合电路的VHDL描述16

2.1.2　VHDL语句结构18

2.2　时序电路描述22

2.2.1　D触发器描述22

2.2.2　时序描述相关语法规则23

2.2.3 实现时序电路的VHDL不同表述27

2.3　全加器描述及相关语法29

2.3.1　半加器描述30

2.3.2　CASE语句32

2.3.3　例化语句33

2.4　计数器设计及相关语法35

2.5　一般计数器设计38

2.5.1　相关语法说明39

2.5.2　程序功能和语法分析39

2.5.3　含并行置位的移位寄存器设计40

2.6　QuartusII 6.0使用向导42

2.6.1　建立工作库文件夹和编辑设计文件42

2.6.2　创建工程43

2.6.3　编译前设置45

2.6.4　全程编译45

2.6.5　时序仿真47

2.6.6　应用RTL电路图观察器50

2.6.7　引脚锁定设置和下载50

2.6.8　配置文件下载52

2.6.9　AS模式和JTAG间接模式编程配置器件53

2.7　嵌入式逻辑分析仪使用方法55

2.8　原理图输入设计方法58

习题61

实验与设计62

2-1　组合电路的设计62

2-2　时序电路的设计63

2-3　含异步清零和同步时钟使能的加法计数器的设计63

2-4　用原理图输入法设计8位全加器63

第3章　VHDL深入65

3.1 数据对象65

3.1.1 常数65

3.1.2　变量66

3.1.3　信号66

3.1.4　进程中的信号赋值与变量赋值67

3.2　IF语句概述75

3.3　进程语句归纳78

3.3.1　进程语句格式78

3.3.2　进程结构组成79

3.3.3　进程要点79

3.4　并行语句例解82

3.5 仿真延时83

3.5.1　固有延时83

3.5.2　传输延时84

3.5.3　仿真δ84

3.6　有限状态机85

3.6.1　数据类型定义语句85

3.6.2　一般有限状态机的设计87

3.6.3　Moore型状态机91

3.6.4　Mealy型状态机96

3.7　双向和三态电路信号赋值98

3.7.1　三态门设计98

3.7.2　双向端口设计99

3.7.3　三态总线电路设计101

习题103

实验与设计105

3-1　7段数码显示译码器设计105

3-2　数控分频器的设计107

3-3　8位十六进制频率计设计109

3-4　ADC0809采样控制电路实现110

3-5　序列检测器设计110

第4章　CPU功能模块设计112

4.1 8位CPU功能与结构112

4.2　CPU中的基本部件113

4.2.1　算术逻辑单元113

4.2.2　数据缓冲寄存器116

4.2.3　移位运算器116

4.2.4　程序存储器与数据存储器118

4.2.5　先进先出存储器FIFO127

4.2.6　流水线乘法累加器128

4.2.7　程序计数器与地址寄存器130

4.2.8　指令寄存器132

4.2.9　指令译码器与控制器132

4.2.10　时序产生器136

4.3　数据通路设计138

4.3.1　模型机的数据通路138

4.3.2　模型机的电路结构139

4.4　在系统存储器数据读写编辑器应用140

4.5　嵌入式锁相环调用142

4.5.1　建立嵌入式锁相环元件142

4.5.2　测试锁相环143

习题144

实验与设计145

4-1 算术逻辑运算单元ALU设计实验145

4-2　带进位算术逻辑运算单元ALU设计实验148

4-3　移位运算器设计实验150

4-4　LPM_ROM实验151

4-5　LPM_RAM实验152

4-6　LPM_FIFO实验154

4-7　FPGA与外部16位RAM接口实验155

4-8　微控制器实验1：节拍脉冲发生器时序电路实验156

4-9　微控制器实验2：程序计数器PC与地址寄存器AR实验157

4-10　微控制器实验3：微控制器组成实验159

4-11 正弦信号发生器设计162

第5章　8位CISC计算机设计163

5.1 8位CPU结构163

5.2　指令系统的结构及功能的确定166

5.2.1　模型机指令系统166

5.2.2　拟定指令流程和微命令序列167

5.2.3　微程序设计171

5.3 8位CPU的硬件系统设计173

5.3.1　CPU顶层设计173

5.3.2　取指令和指令译码175

5.3.3 设计微代码表176

5.3.4　建立数据通路177

5.3.5　运算器ALU的设计178

5.3.6　控制执行单元178

5.3.7　在模型CPU中的软件执行179

5.3.8　模型CPU的硬件仿真182

5.4　具有移位功能的CPU设计185

5.4.1　移位运算器的VHDL设计185

5.4.2　移位运算器与ALU的结合设计186

5.5　含更多指令的CPU模型机设计187

5.5.1　指令系统的格式188

5.5.2　寻址方式确定189

5.5.3　微程序控制流程图设计190

5.5.4　微程序代码在LPM模块中的加载191

5.6　8051单片机IP软核应用系统构建193

5.6.1　K8051单片机软核基本功能和结构193

5.6.2　K8051单片机软核实用系统构建和软件测试196

习题198

实验与设计199

5-1 基本模型计算机设计与实现199

5-2　带移位运算的模型机设计与实现205

5-3　含16条指令的CPU设计与实现210

5-4　较复杂CPU应用程序设计实验213

5-5　K8051单片机核基本系统构建和测试实验219

5-6　基于K8051核的液晶显示与等精度频率测试系统设计220

5-7　基于K8051核的数码管显示与等精度频率测试系统设计222

第6章 16位CISC CPU设计223

6.1　顶层系统设计223

6.1.1　16位CPU的组成结构223

6.1.2　指令系统设计224

6.1.3　顶层结构的VHDL设计227

6.1.4　软件设计实例230

6.2　CPU基本部件设计232

6.2.1　运算器232

6.2.2　比较器234

6.2.3　控制器236

6.2.4　寄存器与寄存器阵列240

6.2.5　移位寄存器242

6.2.6　三态寄存器244

6.3　CPU的时序仿真与实现245

6.3.1 编辑仿真波形文件245

6.3.2　16位CPU的调试运行248

6.3.3　应用嵌入式逻辑分析仪调试CPU248

6.3.4　对配置器件编程250

6.4　应用程序设计实例251

6.4.1　乘法算法及其硬件实现251

6.4.2　除法算法及其硬件实现251

习题252

实验与设计253

6-1 16位计算机基本部件实验253

6-2　16位CPU设计综合实验253

第7章 流水线结构RISC CPU设计259

7.1　流水线的一般概念259

7.1.1 DLX指令流水线结构260

7.1.2　流水线CPU的时空图263

7.1.3　流水线分类264

7.2　流水线中的主要问题及处理265

7.2.1　资源相关265

7.2.2　数据相关及其分类266

7.2.3　数据竞争的处理技术267

7.2.4　控制相关273

7.2.5　流水实现的关键技术273

7.3　流水线的性能评价275

7.3.1　流水线的性能指标275

7.3.2　应用举例277

7.3.3　Amdahl定律283

习题284

实验与设计286

7-1　乘法器实验286

7-2　除法器实验290

第8章 16位流水线CPU设计293

8.1 流水线CPU的结构293

8.2　指令系统设计294

8.2.1　寄存器型（R型）296

8.2.2　寄存器立即数型（RI型）296

8.2.3　立即数型（I型）296

8.2.4　立即移位型（SI型）296

8.3　数据通路设计297

8.3.1 R型数据通路297

8.3.2　RI型数据通路297

8.3.3　装入字数据通路297

8.3.4　存储字数据通路298

8.3.5　寄存器转移数据通路298

8.4　流水线各段设计和功能描述299

8.4.1　Stage 1取指令段299

8.4.2　Stage 2译码段ID306

8.4.3　Stage 3执行有效地址计算段（EXE）313

8.4.4　Stage 4访存段（MEM）318

8.4.5　Stage 5回写段（WB）321

8.4.6　一些关键功能部件的设计321

8.4.7　控制单元328

8.4.8　中断与异常328

8.4.9　流水线CPU系统电路结构329

8.4.10　CPU与LCD显示模块的接口330

习题333

实验与设计333

8-1　Stage 1取指令段实验333

8-2　Stage 2指令译码段实验336

8-3　Stage 3指令执行段实验340

8-4　Stage 4/5存储与写回段实验343

8-5　数据相关性控制实验344

8-6　数据通路实验345

8-7　流水线CPU综合实验346

第9章　32位IP软核嵌入式系统351

9.1　Nios/NiosII软核处理器351

9.2　Nios软核处理器及其设计流程353

9.2.1　Nios处理器353

9.2.2　Nios处理器内部结构354

9.2.3　Nios系统硬件开发流程355

9.2.4　Nios系统软件开发流程356

9.3　32位NiosII系统设计357

9.3.1　NiosII系统的优势358

9.3.2　NiosII系统开发流程359

9.4 自定制Avalon总线外设362

9.5　DMA364

9.6 自定制硬件指令364

第10章　NiosII嵌入式系统软硬件设计367

10.1　NiosII基本硬件系统构建367

10.1.1　设计模型准备367

10.1.2　NiosII系统加入组件370

10.1.3　NiosII系统生成前设置与系统生成376

10.1.4　NiosII硬件系统生成377

10.2　NiosII软件设计与运行流程379

10.3　加入用户自定义组件设计390

10.4　加入用户自定义指令设计398

10.5　Flash编程下载401

习题403

实验与设计403

10-1　设计一个简单的NiosII系统403

10-2　秒表程序设计403

10-3 为NiosII系统定制复数乘法器硬件加速指令404

10-4　利用NiosII系统完成简单计算器程序设计与功能实现406

10-5　Avalon从外设（数码管动态扫描显示模块）设计406

附录　GW48-CP+实验系统相关资料407

一、GW48-CP+系统实验信号名与芯片引脚对照表407

二、实验电路结构图408

参考文献412